Laboratorio di Fisica VI

1 Circuiti con transistor: strutture base

Relazione Gruppo ..........

1.1 Avvertenza

Quest’esercitazione si propone di dare un’idea delle caratteristiche basilari del transistor. La maggior parte dei circuiti suggeriti sono molto semplici e si chiede di risolverli nel modo piu’ diretto possibile. Un modello semplice per descrivere il comportamento di un transistor nella zona attiva è quello illustrato in figura 1.

Figura 1:

Il transistor si trova in zona attiva se:

V_{C} > V_{E}

V_{B} − V_{E} ≈ 0.6 V (caduta di tensione su un diodo polarizzato direttamente)

Il transistor in tali condizioni è caratterizzato dal guadagno in corrente h_{F E}.

2 Montaggio del circuito

Si monti il circuito di figura 2. Questo sarà adoperato per misurare h_{F E}.

Per montare il transistor si tenga presente che l’emittitore è segnalato dalla linguetta sporgente rispetto alla base circolare del transistor e il collettore è quello collegato all’involucro metallico. Utilizzate le specifiche per controllare la posizione di base, collettore ed emettitore.

Figura 2:

Per collegare il tester si suggerisce di utilizzare gli spinotti a coccodrillo in modo da poter fissare stabilmente i cavi del tester al resto del circuito. Ricordarsi di posizionare il selettore della misura su corrente prima di collegarlo al circuito.

La tensione di 5 Volt può esser ottenuta utilizzando lo stabilizzatore di tensione. Collegando alla basetta lo stabilizzatore di tensione si ha in uscita sulla boccola gialla 5 Volt per qualsiasi differenza di potenziale tra la boccola rossa e terra maggiore di 5 Volt. Si suggerisce di verificarlo preliminarmente.

Variando il valore della resistenza R posta sulla base si può variare la corrente I_{B} che entra in base e poi misurare la corrispondente corrente I_{C}.

Assumendo che sia V_{BE} = 0.6 V si riportino nella tabella 1, per ciascun valore di R, i valori di I_{B} (calcolati noti V_{in}, V_{BE} ed R), i corrispondenti valori misurati di I_{C} ed il valore di h_{F E} che si ottiene.

Si trova sempre un medesimo valore per h_{F E} ? Quale potrebbe essere il motivo di valori diversi per diversi valori di I_{B} ?

Si verifichi ora, facendo uso delle specifiche del transistor (2N1711) il valore nominale del guadagno in corrente (in DC). Si scelga R e si regoli V_{cc} in modo da mettersi approssimativamente nelle condizioni:

V_{CE} = 10 V

I_{C} = 0.1 mA

Si indichino i valori realmente adoperati per V_{CE} ed I_{C}.

Si misurino quindi I_{C} ed I_{B} e si calcoli h_{F E}. Si riportino i risultati nella tabella 2.

\begin{matrix}R ± 5% & I_{B} & I_{C} & V_{CE} & h_{F E} \\ 4.7 M & ± & ± & ± & ± \\ 1.0 M & ± & ± & ± & ± \\ 470 K & ± & ± & ± & ± \\ 100 K & ± & ± & ± & ± \\ 47 K & ± & ± & ± & ± \end{matrix}

Tabella 1:

R ± 5%  I_{B}  I_{C}  V_{CE}  h_{F E}(misurato)  h_{F E}(specifiche)
±  ±  ±  ±

Tabella 2:

3 Misura delle caratteristiche del transistor - FA-COLTATIVO

Si monti il circuito di figura 3

Figura 3:

Variando la resistenza R_{LOAD} si misuri I_{C} in funzione di V_{CE}.

Attenzione! Si faccia una stima grossolana iniziale di quale sia il range interessante in cui effettuare le misure. Inoltre è possibile che a bassi valori di V_{CE} sia necessario attendere qualche secondo per stabilizzare il valore.

Si riportino in un grafico i risultati (facendo uso di ORIGIN) e si confronti la curva così ottenuta con quella fornita dalle specifiche.

Si indichi sul medesimo grafico la zona di saturazione e la zona attiva.

Si supponga di sostituire la resistenza di base R_{B} con una resistenza di valore doppio.

Si indichi sul medesimo grafico, in modo qualitativo, quale potrebbe essere l’andamento atteso per I_{C} = f(V_{CE}) con tale scelta.

4 Transizione tra le differenti zone di lavoro del transistor

Si fissi ora il potenziometro in figura 3 a 10K e si invii in input alla base un segnale triangolare avente ampiezza picco-picco 6 Volt e frequenza pari a 100-150 Hz.

Si riporti in un grafico (figura4) l’andamento di V_{IN} e V_{OUT} in funzione del tempo sulla stessa scala temporale e si indichino le zone in cui il transistor si trova in regione attiva, in saturazione o in interdizione.

Figura 4:

Si ritiene che il transistor entri nelle varie zone (cut-off, attiva e saturazione) a valori della tensione di input consistente con quanto atteso? Si motivi la propria risposta.

5 Porte Logiche a transistor

Il transistor utlizzato nella zona di saturazione e di cut-off costituisce l’elemento base della elettronica digitale.

Esamineremo ora un primo circuito, in cui il transistor viene utilizzato per realizzare una porta NOT.

Nei circuiti logici il transistor e’ utilizzato come un interruttore, costringendolo a lavorare nella zona di saturazione (I_{C} < h_{F E} I_{B}, V_{CE} ≈ 0.2 V) o nella zona di cutoff (I_{C} ≈ 0, V_{CE} ≈ 5 V).

Studieremo ora le caratteristiche della porta logica NOT a transistor, ed in particolare:

1. il funzionamento del transistor nei due stati;

2. la definizione degli stati logici;

3. la risposta temporale.

Figura 5:

Si monti il circuito di figura 6.

Si mandi in input un segnale V_{in} = 0 V. Si misuri V_{out} = V_{CE} ed I_{C} e si verifichi in quale stato (interdizione, saturazione, attivo) sia il transistor (tabella 3):

V_{out}  I_{C}  Stato del transistor
±  ±

Tabella 3:

Si invii ora in input un segnale V_{in} = 5 V. Si calcolino i valori attesi per I_{B} ed I_{C}, qualora il transistor lavori in zona attiva.

I_{B} =

I_{C} =

Si misurino V_{out} = V_{CE}, I_{B} ed I_{C} (tabella 4):

\begin{matrix}V_{out} & I_{B} & I_{C} \\ ± & ± \end{matrix} Tabella 4:

In quale stato è il transistor?

Figura 6:

Si invii ora in input impulsi quadrati variabili fra 0 e 5 Volt e si misurino (tabella 5) i tempi di commutazione del circuito nei due casi:

1. quando V_{out} passa da ∼ 0 V a ∼ 5 V (figura 7(sinistra));

2. quando V_{out} passa da ∼ 5 V a ∼ 0 V (figura 7(destra));

Per le definizioni dei tempi si faccia riferimento alla figura 7. Si misuri il tempo di salita T_{s} del segnale in uscita (tempo perchè la variazione

del segnale passi dal 10 al 90% del suo massimo, come indicato in figura), il tempo di discesa T_{d} (definito in modo simile a T_{s}) ed i tempi di ritardo T_{rs}, T_{rd} nei due casi di salita e discesa di V_{out} (ritardi fra una variazione del 10% del segnale di input ed una variazione del 10% del segnale di output, vedi figura).

Come mai i due casi di salita e di discesa del segnale V_{out} sono caratterizzati da tempi diversi?

\begin{matrix}T_{s} & T_{d} & T_{rs} & T_{rd} \\ ± & ± & ± & ± \end{matrix} ; Tabella 5:

7