\chapter{Caratteristiche dei FET ed amplificatori a FET}  \label{amplificatoriafet}
\section{Introduzione}

Abbiamo visto nell'introduzione al
capitolo~\ref{capitolo_semiconduttori} che, negli anni in cui si
effettuarono i primi esperimenti che avrebbero portato all'invenzione
del transistor, si seguivano due diverse linee di ricerca. Una delle
due, perseguita in particolare da Shockley, era quella di modulare la
corrente in una sottile striscia di semiconduttore, mediante
l'applicazione di una campo elettrico variabile, perpendicolare alla
striscia medesima.

Si dice che quando, con il contributo determinante dello stesso
Shockley, f\`u inventato il transistor bipolare a giunzione
(\emph{non} basato su tale idea) Shockley fosse alquanto deluso. La
sua idea f\`u tuttavia perseguita e si arriv\`o infine, verso la fine
degli anni '50, all'invenzione del \emph{transistor a giunzione ad
effetto di campo}\index{Transistor a giunzione! ad effetto di campo}
(JFET)\index{JFET}\footnote{Quello realizzato aveva prestazioni
decisamente modeste. Si dovette aspettare l'inizio degli anni '70
perch\`e i primi FET ``planari'' entrassero in uso}.

In questo capitolo, dopo aver discusso la struttura base dei JFET e
poi dei MOSFET\index{MOSFET}, passeremo ad esaminare in dettaglio le
caratteristiche dei JFET e discuteremo alcune semplici applicazioni di
tali dispositivi come amplificatori.

Analizzeremo in particolare la scelta del punto di lavoro e delle reti
di polarizzazione, il calcolo della risposta per piccoli segnali a
basse frequenze, ed infine i limiti posti dalle capacit\`a parassite e
da quelle di accoppiamento, sulla banda passante.

Anche se le applicazioni che esamineremo saranno limitate ai JFET, che
sono dei tipici dispositivi a svuotamento, queste possono facilmente
essere generalizzate al caso dei MOSFET, sia a svuotamento che ad
arricchimento. Nel seguito di questo capitolo adopereremo il termine
FET per JFET.

Per una trattazione pi\`u dettagliata dell'argomento, si consulti le
referimenti~(\cite{Horowitz}),(\cite{schilling-belove}),
(\cite{Jmillman}),(\cite{rashid}).
 
\section{Struttura base dei JFET} 

Uno schema di massima di un JFET a canale n \`e mostrato\index{JFET! a
canale n} in figura~\ref{fet_drawing_1}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_drawing_1.eps,width=10.0 cm,
height=5 cm}}\end{center}
\caption{Rappresentazione schematica della struttura di un JFET. Le
zone indicate in nero costituiscono i contatti metallici. Con $p^+$
sono indicate zone ad elevata concentrazione $p$.}
\protect\label{fet_drawing_1}
\end{figure}

In una barretta di semiconduttore di tipo n a debole drogaggio vengono
impiantate, sulle due facce opposte, due zone fortemente drogate p
($p^+$). A queste due zone vengono applicati contatti metallici, che
costituiscono l'elettrodo di controllo (il ``gate'')\index{JFET!
gate}. Alle due estremit\`a opposte della barretta vengono applicati
due ulteriori elettrodi, detti rispettivamente ``source''\index{JFET!
source} e ``drain''\index{JFET! drain}, tra cui scorrer\`a, come
vedremo, la corrente che sar\`a modulata da un opportuno potenziale
applicato al gate.

In corrispondenza delle giunzioni tra il ``canale'' n e le due zone
$p^+$ si formano, in assenza di tensioni applicate, due diodi. A causa
della asimmetria del drogaggio, la zona di svuotamento si estender\`a
in profondit\`a all'interno della zona n.

Se, sempre in assenza di tensione applicata al gate, applichiamo una
differenza di potenziale tra source e drain, con quest'ultimo positivo
rispetto al source, elettroni fluiranno nel canale n, dal source verso
il drain; cio\`e una corrente $I_{DS}$\index{JFET! $I_{DS}$} passer\`a
nel verso drain-source. Tale corrente sar\`a, per piccoli valori di
$V_{DS}$\index{JFET! $V_{DS}$}, proporzionale a questa. Ci\`o \`e
illustrato nel tratto iniziale del grafico di
figura~\ref{fet_drawing_0} (curva superiore dove $V_{GS}$\index{JFET!
$V_{GS}$} \`e tenuto a 0 Volt).


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_drawing_0.eps,width=8.0 cm,
height=7 cm}}\end{center}
\caption{Caratteristica $I_{DS}$-$V_{DS}$ di un JFET a canale $n$. Le
curve mostrate si riferiscono a valori diversi della differenza di
potenziale $Gate$-$Source$ $V_{GS}$} \protect\label{fet_drawing_0}
\end{figure}

Se ora il gate \`e tenuto ad una tensione negativa rispetto al source,
le giunzioni ($n-p^+$) verranno ad esser polarizzate inversamente, la
zona di svuotamento si estender\`a ancor pi\`u in profondit\`a nel
canale e di conseguenza la sezione del canale in cui sono ancora
presenti cariche libere (la zona conduttiva del canale) si
restringer\`a. Diminuir\`a quindi, a parit\`a di $V_{DS}$, la corrente
$I_{DS}$.  Continuando ad aumentare la tensione inversa $V_{GS}$, la
diminuzione della corrente $I_{DS}$ sar\`a sempre pi\`u accentuata.

In altri termini, all'aumentare della polarizzazione inversa $V_{GS}$
del gate, il dispositivo si comporta come una resistenza di valore
sempre pi\`u elevato, come dimostrato dal tratto iniziale della curva
inferiore di figura~\ref{fet_drawing_0} (relativa, a titolo di
esempio, ad un valore $V_{GS}=-2$~Volt). Ci\`o a condizione che
$V_{DS}$ rimanga, come vedremo, al di sotto di determinati valori.

Se $V_{DS}$ raggiunge un certo valore di soglia $-V_P$\index{JFET!
$V_P$} (con $V_P$ negativo) si trova che la linearit\`a della
dipendenza di $I_{DS}$ da $V_{DS}$ viene meno, fino a che la corrente
non diventa indipendente da $V_{DS}$. Ci\`o \`e mostrato in
figura~\ref{fet_drawing_0}.
 
Il simbolo adoperato per il JFET a canale n \`e quello
mostrato\index{JFET! a canale n! simbolo adoperato} nella parte
sinistra di figura~\ref{fet_np_channel_symbol_drawing}.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_np_channel_symbol_drawing.eps,width=9.0 cm,
height=5 cm}}\end{center}
\caption{Simboli adoperati per i JFET. A sinistra: JFET a canale n; a
destra: JFET a canale p} \protect\label{fet_np_channel_symbol_drawing}
\end{figure}

Esistono JFET a canale p,\index{JFET! a canale p} in cui il drogaggio
delle inserzioni laterali (gate) \`e $n+$. In tali transistor al gate
v\`a data una tensione positiva rispetto al source. Il simbolo
comunemente adoperato per tale JFET \`e mostrato nella parte destra
della medesima figura.\index{JFET! a canale p! simbolo adoperato} In
entrambi i tipi di transistor il verso della freccia sul gate \`e
quello che corrisponde ad una polarizzazione diretta della giunzione
gate-canale.

Esaminiamo ora pi\`u in dettaglio cosa accade in un JFET a canale n
quando, \emph{con $V_{DS}=0$}, alla giunzione gate-source venga
applicata una polarizzazione inversa.  In tali condizioni, la zona di
svuotamento si estende sempre pi\`u in profondit\`a all'interno del
canale, la cui conducibilit\`a \`e affidata alla parte dove continuano
ad esser presenti cariche libere. Ci\`o \`e mostrato nella parte
superiore della figura~\ref{fet_drawing_2}. Ne segue che, aumentando
tale polarizzazione inversa, la resistenza del canale aumenta sempre
pi\`u. Si raggiunger\`a infine una situazione in cui la resistenza del
canale tra drain e source diviene (teoricamente) infinita. Si dice che
il canale \`e ``strozzato'' ed al valore di $V_{GS}$ per cui ci\`o
avviene (negativo per un JFET a canale n, positivo per uno a canale p)
si da il nome di \emph{tensione di pinchoff}, indicata comunemente con
il simbolo $V_{P}$.\index{JFET! a canale n! tensione di pinchoff}
Notiamo che la tensione di pinchoff \`e la differenza di potenziale
tra il gate ed il punto P indicato nella parte inferiore della
figura~\ref{fet_drawing_2}, quando si sia raggiunta la condizione per
cui il canale \`e strozzato.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_drawing_2.eps,width=12.0 cm,
height=12 cm}}\end{center}
\caption{Effetto sulla distribuzione delle cariche nel canale,
dell'applicazione di una polarizzazione inversa $V_{GS}$, con
$V_{DS}$=0. In Nella figura in basso la differenza di potenziale \`e
tale da causare il ``pinchoff'' del canale.}
\protect\label{fet_drawing_2}
\end{figure}

La condizione per cui la differenza di potenziale tra gate e canale
\`e tale da causare il \emph{pinchoff}\index{JFET! a canale n!
tensione di pinchoff} pu\`o esser ottenuta anche se, \emph{mantenendo
nulla $V_{GS}$}, aumentiamo la differenza di potenziale $V_{DS}$.
Infatti ci\`o f\`a aumentare la differenza di potenziale tra gate e
canale, nella parte di questo pi\`u vicina al drain (quella dove il
potenziale \`e pi\`u elevato). Ci\`o \`e mostrato nella parte
superiore della figura~\ref{fet_drawing_3}, dove si pu\`o notare come
la zona di svuotamento si sia deformata, avvicinandosi al
drain. Continuando ad aumentare $V_{DS}$ si raggiunge il pinchoff,
come indicato nella parte inferiore della figura.  Il punto indicato
con P in figura raggiunge un valore di potenziale tale che $V_{GP}$
sia uguale alla tensione di pinchoff $V_{P}$. In tali condizioni,
essendo $V_{GS}=0$ la differenza di potenziale tra source e punto P
diviene uguale a quella tra gate e punto P. La differenza di
potenziale tra il punto P ed il drain sar\`a molto piccola, per cui
avremo:
\[
V_{DS}=|V_{P}|
\]

Quindi $|V_{P}|$ pu\`o anche esser definita come il minimo valore
della differenza di potenziale tra drain e source che causa il
pinchoff, con $V_{GS}=0$.

Per valori di $V_{DS}$ superiori a $|V_{P}|$, la corrente $I_{DS}$
rimane costante, come mostrato in figura~\ref{fet_drawing_0}. Al
valore di tale corrente per $V_{DS}=|V_{P}|$ (con $V_{GS}=0$) si d\`a
il nome di \emph{corrente di saturazione}\index{JFET! a canale n!
corrente di saturazione}, indicata con il simbolo
$I_{DSS}$\index{JFET! a canale n! $I_{DSS}$}.

Se $V_{GS}$ \`e diverso da zero (e, per un JFET a canale n, negativo)
si trova che il pinchoff ha luogo per valori di $V_{DS}$ pi\`u
piccoli.

Ci\`o \`e consistente con il fatto che il pinchoff ha luogo in
corrispondenza ad una differenza di potenziale definita tra gate e
canale, e che tale differenza di potenziale \`e determinata sia dal
potenziale del gate che da quello del drain, rispetto al source.

Il valore di $V_{DS}$ che causa il pinchoff, per un generico valore di
$V_{GS}$, \`e minore di $V_P$.

Se aumentiamo il valore di $V_{DS}$ al di sopra di $|V_{P}|$ troviamo
che la differenza di potenziale del punto P di figura rispetto al
source rimane uguale a $V_{P}$, mentre una differenza di potenziale
pari a $V_{DS}-|V_{P}|$ nasce tra il drain ed il punto P. Grazie a
questa differenza di potenziale, gli elettroni provenienti dal source
possono, una volta raggiunto il punto P, dove inizia la zona di
svuotamento, attraversarla e raggiungere il drain.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_drawing_3.eps,width=12.0 cm,
height=12 cm}}\end{center}
\caption{Effetto sulla distribuzione delle cariche nel canale,
dell'applicazione di una polarizzazione diretta $V_{DS}$, con
$V_{GS}$=0. In Nella figura in basso la differenza di potenziale \`e
tale da causare il ``pinchoff'' del canale.}
\protect\label{fet_drawing_3}
\end{figure}

L'andamento della corrente in funzione di $V_{DS}$, per diversi valori
di $V_{GS}$, \`e mostrato in figura~\ref{fet_drawing_4}. Le curve
riportate sono relative a valori di $V_{GS}$ decrescenti andando
dall'alto verso il basso.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_drawing_4.eps,width=11.0 cm,
height=9 cm}}\end{center}
\caption{Andamento della corrente $I_{DS}$ nel canale del JFET in
funzione di $V_{DS}$, per diversi valori di $V_{GS}$. Le curve
riportate sono relative a valori di $V_{GS}$ decrescenti andando
dall'alto verso il basso} \protect\label{fet_drawing_4}
\end{figure}

Si pu\`o notare la zona ohmica\index{JFET! a canale n! zona ohmica}
iniziale, quella in cui c'\`e l'inizio della riduzione del canale e
poi quella in cui le ca\-rat\-te\-ri\-sti\-che divengono orizzontali, nota come
\emph{zona di saturazione}.\index{JFET! a canale n! zona di
saturazione} Il valore di $I_{DS}$ in saturazione \`e tanto pi\`u
grande quanto minore il valore di $|V_{GS}|$.

La differenza di potenziale in corrispondenza alla quale si ha
l'inizio della saturazione \`e data da:

\[
\overline{V}_{DS} \cong V_{P}-V_{GS}
\]
Ovviamente, per $V_{GS}=V_{P}$ avremo $\overline{V}_{DS}=0$. In tali
condizioni si ha $I_{DS}=0$ per qualsiasi valore di $V_{DS}$ (JFET
\emph{interdetto})\index{JFET! a canale n! zona di interdizione}.

In figura~\ref{fet_drawing_4} la curva tratteggiata unisce i punti di
pinchoff corrispondenti ai diversi valori di $V_{GS}$.

IL JFET pu\`o essere adoperato come amplificatore\index{JFET!
amplificatore} nella zona in cui le caratteristiche sono delle rette
orizzontali, cio\`e nella zona di saturazione. Vediamo che in tale
zona una variazione della tensione applicata al gate: $\Delta V_{GS}$,
causa una variazione nella corrente: $\Delta I_{DS}$, indipendente dal
valore di $V_{DS}$. In altre parole, il JFET \`e un dispositivo
attraverso cui si controlla una corrente con un segnale di tensione.

A differenza del transistor bipolare a giunzione, in cui alla
conducibilit\`a contribuiscono sia elettroni che lacune, in un JFET i
portatori di carica sono di un solo segno: negativi per un JFET a
canale $n$, positivi per uno a canale $p$. Di qui la denominazione di
dispositivi \emph{unipolari}\index{JFET! come dispositivo unipolare}
spesso adoperata per indicare i JFET.

Poich\`e il diodo ($p^+-n$) \`e polarizzato inversamente, l'impedenza
``vista'' dal generatore del segnale di tensione $\Delta
V_{GS}=v_{gs}$ \`e molto elevata e la corrente che fluisce tra gate e
canale \`e sostanzialmente nulla\index{JFET! impedenza del gate}.
Questo \`e un importante vantaggio del FET rispetto ai normali
transistor bipolari.

Aumentando ulteriormente la tensione $V_{DS}$ si raggiunge un valore
in corrispondenza al quale la corrente $I_{DS}$ aumenta molto
rapidamente. Ci\`o \`e legato al fatto che per tale valore di $V_{DS}$
la differenza di potenziale tra gate e canale aumenta cos\`i tanto da
causare un processo a valanga (breakdown).\index{JFET! tensione di
breakdown} Il valore di $V_{DS}$ a cui avviene il breakdown dipende
quindi anche da $V_{GS}$. Indicando con $BV_{DS}$ la tensione di
breakdown, si trova che essa dipende da $V_{GS}$ come segue:
\[
|BV_{DS}| = |V_{BR}| - |V_{GS}|
\]
dove con $|V_{BR}|$ abbiamo indicato la differenza di potenziale tra
il gate ed il punto P di figura~\ref{fet_drawing_2} che causa il
brakdown della giunzione. Tensioni tipiche di breakdown sono nel range
$20 \div 100\;Volt$.

Riassumendo, possiamo distinguere, nel funzionamento del JFET, tre
zone distinte:

\begin{enumerate}
\item[(a)] La zona ohmica,\index{JFET! zona ohmica} in cui la
differenza di potenziale drain-source \`e piccola ed il canale \`e
ancora aperto. La corrente di drain in tale zona pu\`o essere espressa
come:
\[
I_D=K_p \left[2\left(V_{GS}-V_P\right) V_{DS} - V_{DS}^2 \right]
\]
per $0 < V_{DS} \le (V_{GS}-V_P)$.

Questa, per $V_{DS} \ll |V_P|$ pu\`o esser approssimata come:
\[
I_D = K_p \left[2\left(V_{GS}-V_P\right)V_{DS}\right]
\]
La costante $K_p$ \`e poi data da:
\[
K_p=\frac{I_{DSS}}{V_P^2}
\]

\item[(b)] La zona di saturazione,\index{JFET! zona di saturazione}
$V_{DS} > (V_{GS}-V_P)$, in cui la corrente $I_{DS}$ non dipende da
$V_{DS}$. La corrente in tale zona \`e data da:
\[
I_D=K_p \left(V_{GS}-V_P\right)^2
\]
dove, per un JFET a canale n deve essere: $V_P \le V_{GS} \le 0$.

Il luogo dei punti di pinchoff,\index{JFET! pinchoff! luogo dei punti
di} cio\`e della curva che separa la zona ohmica da quella di
saturazione, pu\`o esser ottenuto da tale equazione ponendo
$V_{GS}=V_{DS}+V_P$:
\[
I_D=K_p V_{DS}^2
\]
che \`e l'equazione di una parabola.

\item[(c)] La zona di interdizione.\index{JFET! zona d'interdizione}
Questa \`e la zona in cui la differenza di potenziale $V_{GS}$ \`e
minore di $V_P$ (dove, per un JFET a canale n, $V_P$ \`e negativo). In
tale zona la corrente \`e nulla, $I_D=0$.

\item[(d)] La zona di \emph{breakdown},\index{JFET! zona di breakdown}
in cui la differenza di potenziale $V_{DS}$ applicata \`e cos\`i
e\-le\-va\-ta da causare un brusco aumento della corrente ed eventualmente
la rottura del dispositivo.

\end{enumerate}


\section{Struttura base dei MOSFET}

I MOSFET, o Metal-Oxide-Semiconductor-Field-Effect-Transistor,
esistono in una notevole variet\`a di strutture: a \emph{canale n}, a
\emph{canale p}, ad \emph{arricchimento}, a \emph{svuotamento}.

Esaminiamo, per cominciare, la struttura di un MOSFET\index{MOSFET} a
canale n ad arricchimento\index{MOSFET! a canale n! ad arricchimento}
(\emph{n channel enhancement})\index{MOSFET! a canale n! enhancement}
noto come NMOS\index{NMOS}. Questa \`e mostrata in
figura~\ref{fet_mos_drawing_1}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_mos_drawing_1.eps,width=11.0 cm,
height=10 cm}}\end{center}
\caption{Struttura base di un MOSFET. Sono indicati i contatti
metallici esterni (Alluminio), lo strato di biossido di silicio, le
zone con drogaggio $n^+$, il ``substrato'' $p$. Il ``canale'' tra le
due zone $n^+$ \`e indicato in tratteggio.}
\protect\label{fet_mos_drawing_1}
\end{figure}

Due regioni $n^+$ ad elevato drogaggio sono inserite in un substrato
di tipo p. La superficie superiore \`e coperta da un sottile strato di
biossido di silicio, eccezion fatta per due inserzioni metalliche (Al)
che costituiscono i contatti esterni delle zone $n^+$. La prima di
queste costituisce il \emph{Source},\index{MOSFET! source} la seconda
il \emph{Drain}.\index{MOSFET! drain} Sulla parte centrale della zona
di $Si O_2$ esiste un ulteriore elettrodo d'alluminio (il
\emph{Gate}).\index{MOSFET! gate} Inferiormente esiste un ultimo
elettrodo, quello del \emph{Substrato}.\index{MOSFET! substrato}

Normalmente il source ed il substrato sono uniti insieme, mentre il
gate \`e tenuto ad un potenziale positivo rispetto al source. Anche il
drain \`e tenuto ad un potenziale positivo rispetto al source.

Notiamo ora che, prima che tali potenziali vengano applicati,
elettroni diffondono dalle zone $n^+$ verso la zona $p$ del
substrato. Se ora il gate \`e portato ad un potenziale positivo
rispetto al source (ed al substrato), questi elettroni vengono
attratti nella parte di substrato compresa tra drain e source,
aumentando in tal modo la conducibilit\`a di tale regione e creando un
``canale'' conduttivo. La differenza di potenziale applicata tra drain
e source causer\`a allora un passaggio di corrente nel verso
drain-source. La minima differenza di potenziale $V_{GS}$ per cui
ci\`o avviene \`e detta ``tensione di soglia'' ed indicata con il
simbolo $V_t$.

All'aumentare di $V_{DS}$, con $V_{GS}$ costante e maggiore di
$V_t$,\index{MOSFET! $V_t$} la corrente aumenta.  Il sistema si
comporta come una resistenza (in modo analogo al JFET nella zona
ohmica).  Questa \`e quindi la zona ohmica del MOSFET.\index{MOSFET!
zona ohmica}

Notiamo ora che l'aumento di $V_{DS}$, cio\`e di $V_D$, causa una
diminuzione del valore relativo della tensione di gate rispetto a
quella del canale in prossimit\`a del drain, il che a sua volta causa
un restringimento del ``canale'' in tale zona.

Quando $V_{DS}$ diviene abbastanza grande e $V_{DG}$ diventa inferiore
a $V_t$ (cio\`e: $V_{DG} = V_{GS} - V_{DS} \le V_t$) si ha un
pinchoff, analogo a quello gi\`a visto nel caso del JFET. Ogni
ulteriore aumento di $V_{DS}$ non causa sostanziali incrementi nella
corrente $I_{DS}$. Il MOSFET \`e entrato nella ``zona di
saturazione''.\index{MOSFET! zona di saturazione}

La caratteristica completa del MOSFET, cio\`e la dipendenza funzionale
di $I_{DS}$ da $V_{DS}$, per $V_{GS}$ costante, \`e mostrata in
figura~\ref{fet_mos_curva_vgs}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_mos_curva_vgs.eps,width=9.0 cm,
height=8 cm}}\end{center}
\caption{Caratteristica di un MOSFET: $I_{DS}$ in funzione di $V_{DS}$
per $V_{GS}$ = costante. Sono indicate la zona di saturazione
($V_{GS}>V_t$) e quella ohmica.}  \protect\label{fet_mos_curva_vgs}
\end{figure}

Continuando ad aumentare $V_{DS}$ si raggiunge un punto in cui si
verifica il breakdown\index{MOSFET! zona di breakdown} del MOSFET e la
corrente aumenta molto per ulteriori piccoli aumenti di
$V_{DS}$. Ci\`o \`e del tutto analogo a quanto accade nel caso del
JFET. Valori tipici della tensione di breakdown vanno da alcune decine
di Volt a circa 100~Volt.

Il simbolo del MOSFET\index{MOSFET! a canale n ad arricchimento!
simboli adoperati} ad arricchimento a canale n, \`e quello di
figura~\ref{fet_nmos_symbol}.  La figura(a) mostra il simbolo
completo, dove sono indicati i terminali di source (S), drain (D),
gate (G) e substrato o body (B). Il verso della freccia \`e quello che
corrisponde al diodo substrato-regione~$n^+$.  La figura (b) \`e il
simbolo abbreviato, adoperato quando il substrato \`e unito al
source. Ora il verso della freccia \`e quello della corrente nel FET.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_nmos_symbol.eps,width=5.0 cm,
height=3.5 cm}}\end{center}
\caption{Simboli adoperati per un MOSFET \emph{ad arricchimento} a
canale n: (a) il simbolo completo; (b) simbolo abbreviato, adoperato
quando il substrato \`e unito al source.}
\protect\label{fet_nmos_symbol}
\end{figure}

Notiamo che, essendo il gate completamente isolato, l'impedenza
``vista guardando\index{MOSFET! impedenza del gate} nel gate'' \`e
(teoricamente) infinita. Nella pratica essa e molto grande ($\approx
10^8 \;M\Omega$).

Nella zona ohmica ($V_{DS} \le V_{GS}-V_t$), la caratteristica di
trasferimento di un NMOS\index{NMOS! caratteristica di trasferimento}
pu\`o esser espressa come:

\begin{equation}
I_{DS}=K_P \left[2\left(V_{GS}-V_t\right) V_{DS}-V_{DS}^2\right]
\label{nmos_caratteristica_trasferimento}
\end{equation}

Per $V_{DS} \ge V_{GS} - V_t$, cio\`e nella zona di
saturazione,\index{NMOS! zona di saturazione} la caratteristica di
trasferimento si ottiene da questa, sostituendo a $V_{DS}$ la
grandezza $V_{GS}-V_t$. Infatti la corrente nella zona di saturazione
\`e quella raggiunta dalla corrente nella zona ohmica,\index{NMOS!
zona di ohmica} quando $V_{DS}$ raggiunge il valore $V_{GS}-V_t$. Si
ha quindi:

\[
I_{DS}=K_P \left(V_{GS}-V_t\right)^2
\]
Per $V_{GS}=0$ questa diventa:
\[
I_{DS}=K_P V_t^2 \equiv I_{DSS}
\]
dove $I_{DSS}$ \`e la corrente che fluisce tra drain e source quando
$V_{GS}=0$ (\emph{corrente di saturazione})\index{NMOS! corrente di
saturazione}. $I_{DSS}$ \`e molto piccola ($\approx nA$).

Segue dall'ultima relazione che la costante $K_P$ \`e data da:
\[
K_P=\frac{I_{DSS}}{V_t^2}
\]
per cui:
\[
I_{DS}=\frac{I_{DSS}}{V_t^2}\left(V_{GS}-V_t\right)^2
\;=\;I_{DSS}\left(\frac{V_{GS}}{V_t}-1\right)^2
\]


Esiste il MOSFET a canale p ad arricchimento,\index{MOSFET! a canale
p! ad arricchimento} in cui tutti i segni e le polarizzazioni sono
invertiti rispetto a quello a canale n ora esaminato. Il funzionamento
\`e altrimenti del tutto analogo.

I simboli adoperati per questo MOSFET (PMOS)\index{PMOS! simboli
adoperati} sono mostrati in figura~\ref{fet_pmos_symbol}. Notiamo che
ora la corrente scorre nel verso source-drain (con il gate unito al
source).


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_pmos_symbol.eps,width=5.0 cm,
height=3.5 cm}}\end{center}
\caption{Simboli adoperati per un MOSFET \emph{ad arricchimento} a
canale p: (a) il simbolo completo; (b) simbolo abbreviato, adoperato
quando il substrato \`e unito al source.}
\protect\label{fet_pmos_symbol}
\end{figure}


Esaminiamo ora un dispositivo a \emph{svuotamento}, prendendo ad
esempio un MOSFET a canale n, quale quello mostrato in
figura~\ref{fet_mos_drawing_2}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_mos_drawing_2.eps,width=11.0 cm,
height=10 cm}}\end{center}
\caption{Struttura schematica di un MOSFET a canale n \emph{a
svuotamento}. Sono indicati contatti metallici in allumicio, lo strato
di biossido di silicio, le zone con drogaggio $n^+$, il canale n che
viene chiuso quando il gate \`e tenuto ad un potenziale negativo
rispetto al source.}  \protect\label{fet_mos_drawing_2}
\end{figure}

Ora nella zona compresa tra le due regioni $n^+$ esiste un canale
n. In assenza di tensione applicata al gate il dispositivo quindi
condurr\`a.

Se il gate \`e tenuto ad un potenziale negativo rispetto al source
(unito al substrato), gli elettroni contenuti nella zona $n$ del
substrato vengono respinti. Di conseguenza si former\`a una zona di
svuotamento, cio\`e un restringimento del canale. Viceversa, se il
gate \`e tenuto ad un potenziale positivo, ulteriori elettroni saranno
attratti verso lo strato superiore di $SiO_2$; si avr\`a un ulteriore
allargamento del canale, cio\`e un aumento della conduttanza. In
questo secondo caso si dice che il transistor opera nel modo
di\index{MOSFET! a canale n! ad arricchimento} \emph{arricchimento},
nel primo, di \emph{svuotamento}.\index{MOSFET! a canale n! a
svuotamento}

Ammettiamo ora di operare nel modo di \emph{svuotamento}, cio\`e con
il gate tenuto ad un potenziale negativo. Se la differenza di
potenziale $V_{DS}$ vien fatta aumentare, la corrente aumenter\`a
dapprima in modo lineare (zona ohmica) ma, per ulteriori aumenti di
$V_{DS}$ si avr\`a un fenomeno analogo a quello gi\`a visto nei casi
precedenti: la differenza di potenziale $V_{DG}$ aumenta, e ci\`o
causa un restringimento del canale in prossimit\`a del
drain. L'andamento della corrente $I_{DS}$ in funzione di $V_{DS}$
comincer\`a a deviare dalla linearit\`a. Se la differenza di
potenziale $V_{DS}$ supera un certo valore, si ha il pinchoff del
canale e la corrente diverr\`a, come nei casi precedenti, indipendente
da $V_{DS}$. Questa \`e la \emph{zona di saturazione} del
transistor.\index{MOSFET! a canale n! a svuotamento! zona di
saturazione}

Come nel caso del JFET, chiamiamo $V_{P}$ il valore di $V_{DS}$ che
causa la saturazione con $V_{GS}=0$.  Questo \`e anche il minimo
valore di $V_{GS}$ che causa il pinchoff con $V_{DS}=0$.

La corrente che fluisce tra drain e source quando $V_{GS}=0$ e
$V_{DS}=|V_P|$ \`e nota come \emph{corrente di saturazione}:
$I_{DSS}$.

La caratteristica di questo transistor nel piano $I_{DS}-V_{DS}$, con
$V_{GS}=0$ \`e mostrata in figura~\ref{fet_mos_depletion_curva_vgs}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_mos_depletion_curva_vgs.eps,width=9.0 cm,
height=8 cm}}\end{center}
\caption{Caratteristica di un MOSFET: $I_{DS}$ in funzione di $V_{DS}$
per $V_{GS}=0$.}  \protect\label{fet_mos_depletion_curva_vgs}
\end{figure}

La saturazione si ha per valori di $V_{DS}$ tali che la differenza di
potenziale gate-canale in prossimit\`a del drain uguagli
$V_P$. Cio\`e:
\[
V_{GD}=V_{GS}-V_{DS}=V_P
\]
o anche:
\[
V_{DS}=V_{GS}-V_P
\]
La caratteristica di trasferimento nella zona ohmica\index{MOSFET! a
canale n! caratteristica di trasferimento} ($0 < V_{DS} \le
V_{GS}-V_P$) \`e data da:
\[
I_{DS}=K_P \left[2 \left(V_{GS}-V_P\right)V_{DS}-V_{DS}^2\right]
\]
che, per piccoli valori di $V_{DS}$ ($V_{DS} \ll V_P$) pu\`o esser
approssimata da:
\[
I_{DS}=K_P \left[2\left(V_{GS}-V_P\right) V_{DS}\right]
\]
con:
\[
K_P=\frac{I_{DSS}}{V_P^2}
\]

Nella zona di saturazione: $V_{DS} \ge V_{GS}-V_P$, la differenza di
potenziale tra drain e source \`e maggiore della tensione di pinchoff
e la corrente $I_{DS}$ diviene praticamente indipendente da
$V_{DS}$. La corrente in tale zona pu\`o esser ottenuta dall'equazione
precedente ponendo: $V_{DS}=V_{GS}-V_P$. Si ottiene allora:
\[
I_{DS}=K_P \left(V_{GS}-V_P\right)^2
\]

Per un valore prefissato di $I_{DS}$ questa equazione fornisce due
valori diversi di $V_{GS}$, solo uno dei quali \`e fisicamente
significativo ($V_{GS} > V_P$ per un FET a canale n; $V_{GS} < V_P$
per uno a canale p). Il luogo dei punti di pinchoff, che definisce il
confine tra la zona ohmica e quella di saturazione, si ottiene ponendo
nell'ultima equazione:
\[
V_{GS}=V_{DS}+V_P
\]
Si trova:
\[
I_{DS}=K_P V_{DS}^2
\]
che \`e l'equazione di una parabola.

Il simbolo adoperata per il MOSFET a canale n a
svuotamento\index{MOSFET! a canale n! a svuotamento! simbolo
adoperato} \`e quello mostrato in
figura~\ref{fet_nmos_depletion_symbol}. In (a) \`e mostrato il simbolo
completo, in (b) quello relativo al caso in cui il source sia unito al
substrato.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_nmos_depletion_symbol.eps,width=5.0 cm,
height=3.5 cm}}\end{center}
\caption{Simbolo adoperata per il MOSFET a canale n a svuotamento. In
(a) \`e mostrato il simbolo completo, in (b) quello relativo al caso
in cui il source sia unito al substrato.}
\protect\label{fet_nmos_depletion_symbol}
\end{figure}

Il simbolo adoperato per il MOSFET a canale p a svuotamento differisce
da quello della figura solo per il verso delle frecce.


\section{Caratteristiche dei FET}

Le curve caratteristiche di un tipico FET\index{JFET! a canale n!
caratteristiche} a canale n sono mostrate in
figura~\ref{jfet_characteristics_new} dove v\`a notato che, per un
dispositivo a svuotamento quale il JFET, $V_{GS}$ deve esser negativo.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/jfet_characteristics_new.eps,width=11.0 cm,
height=8 cm}}\end{center}
\caption{Caratteristiche tipiche di un JFET: \`e riportata la corrente
$I_{DS}$ in funzione di $V_{DS}$ per valori diversi della differenza
di potenziale $V_{GS}$. I punti indicati con A,B,.. sono i punti di
\emph{pinchoff} relativi ai dati valori di $V_{GS}$}
\protect\label{jfet_characteristics_new}
\end{figure}

I punti indicati con le labels A,B,C,.., sono i punti di
\emph{pinchoff} corrispondenti ai vari valori di $V_{GS}$.\index{JFET!
a canale n! pinchoff}

La zona di saturazione\index{JFET! a canale n! zona di saturazione}
inizia per $V_{DS}=V_A$ se $V_{GS}=V_1$, per $V_{DS}=V_B$ se
$V_{GS}=V_2$, etc..


La caratteristica che esprime l'andamento di $I_D$ in funzione di
$V_{GS}$ nella zona di saturazione \`e mostrata in
figura~\ref{fet_id_vgs_characteristic}.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_id_vgs_characteristic.eps,width=9.0 cm,
height=7 cm}}\end{center}
\caption{Relazione tra $I_{DS}$ e $V_{GS}$ nella zona di saturazione}
\protect\label{fet_id_vgs_characteristic}
\end{figure}

Questa \`e a volte espressa analiticamente nella forma:
\begin{equation}
I_{DS}\:=\:I_{DSS}\left[1 + 3 \frac{V_{GS}}{V_{P}}+2
\left(-\frac{V_{GS}}{V_{P}}\right)^{3/2}\right] \label{fet_eq_2}
\end{equation}


che \`e spesso approssimata con un andamento quadratico:
\begin{equation}
I_{DS}\:=\:I_{DSS}\left(1 - \frac{V_{GS}}{V_{P}}\right)^n
\label{fet_eq_3}
\end{equation}
con $n \approx 2$.

Come visto, un FET \`e un dispositivo che controlla una corrente (la
corrente nel canale, $I_{DS}$) mediante una tensione (la differenza di
potenziale $V_{GS}$ tra gate e source).  Un parametro importante \`e
quindi la transconduttenza $g_m$:\index{JFET! a canale n!
transconduttanza}
\begin{equation}
g_m\:\equiv\:\frac{\Delta I_{DS}}{\Delta V_{GS}} \label{fet_eq_4}
\end{equation}

Facendo uso dell'ultima equazione (con n=2) si trova:
\begin{equation}
g_m\:=\:-\frac{2}{V_{P}}\sqrt{I_{DS} I_{DSS}} \label{fet_eq_5}
\end{equation}

La corrente $I_{DS}$ nella zona di saturazione non \`e rigorosamente
costante per $V_{GS}$ fissato, ma dipende leggermente~\footnote{Ci\`o
\`e analogo a quanto accade nel caso dei transistor bipolari, a causa
dell'effetto ``Early''.} anche da $V_{DS}$. Scriveremo allora:
\[
I_D\:\equiv\:I_{DS}\:=\:f\left(V_{GS},V_{DS}\right)
\]
e, per piccole variazioni di $V_{GS}$ e $V_{DS}$:
\[
\delta I_D\:=\:\frac{\partial I_D}{\partial V_{GS}} \delta
V_{GS}\:+\:\frac{\partial I_D}{\partial V_{DS}} \delta V_{DS}
\]
cio\`e, indicando con lettere minuscole le componenti variabili di
correnti e tensioni:
\begin{equation}
i_d\:=\:g_m v_{gs} + g_d v_{ds} \label{fet_eq_6}
\end{equation}

dove:
\begin{equation}
g_d\:=\:\frac{\partial I_D}{\partial V_{DS}} \label{fet_eq_7}
\end{equation}

\`e la conduttanza differenziale del canale\index{JFET! a canale n!
conduttanza differenziale} nella zona di saturazione: $g_d=1/r_d$.

Valori tipici di $g_m$ ed $r_d$ sono:
\[
g_m \:\approx \:3\;mS
\]
\[
r_d\:\approx \:100\;k\Omega
\]

Spesso $r_d$ \`e cos\`i elevato da poter esser trascurato.

Confrontiamo la~(\ref{fet_eq_6}) con l'analoga equazione per il
transistor bipolare\index{JFET! a canale n! confronto con il
transistor bipolare} nella configurazione ``emettitore comune'':
\[
i_c\:=\:h_{fe} i_b + h_{oe} v_{ce}
\]
con:
\[
v_{be}\:=\:h_{ie} i_b
\]
da cui:
\[
i_c\:=\:\frac{h_{fe}}{h_{ie}}v_{be} + h_{oe} v_{ce}
\]

Dal confronto vediamo che il parametro $h_{fe}/h_{ie}$ del transistor
bipolare corrisponde al $g_m$ del JFET, mentre $h_{oe}$ corrisponde a
$g_d$.

Il $g_m$ tipico del FET \`e $(1-5)\,mS$, mentre il parametro
$h_{fe}/h_{ie}$ del transistor bipolare vale $(40-400)\,mS$.


\section{Circuito equivalente del FET}

L'equazione~(\ref{fet_eq_6}) della sezione precedente porta in modo
immediato al circuito equivalente di
figura~\ref{fet_circuito_equiv_a}.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_a.eps,width=14.0 cm,
height=5.0 cm}}\end{center}
\caption{Circuito equivalente del JFET. $g_m$ \`e la transconduttanza
del JFET; $r_d$ la resistenza d'uscita.}
\protect\label{fet_circuito_equiv_a}
\end{figure}

Notiamo che l'impedenza d'ingresso \`e effettivamente infinita, il che
\`e rappresentato dal gate che risulta isolato nello schema
equivalente.\index{JFET! a canale n! circuito equivalente} Usando poi
il teorema di Thevenin, possiamo sostituire, come mostrato in
figura~\ref{fet_circuito_equiv_b}, al generatore dipendente di
corrente, in parallelo con la resistenza $r_d$, un generatore di
tensione, $-\mu v_{gs}$, in serie con $r_d$, dove $\mu=r_d v_{gs}$.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_b.eps,width=11.0 cm,
height=5.5 cm}}\end{center}
\caption{Circuito equivalente del JFET ottenuto da quello di
figura~\ref{fet_circuito_equiv_a}, sostituendo al generatore di
corrente $g_m v_{gs}$ in parallelo ad $r_d$ un generatore di tensione
$-g_m r_d v_{gs}$ in serie ad $r_d$}
\protect\label{fet_circuito_equiv_b}
\end{figure}

Il parametro $g_d=1/r_d$ \`e noto come ``conduttanza di
drain''\index{JFET! a canale n! conduttanza di drain} o ``conduttanza
d'uscita''.  Il parametro $\mu$ \`e anche uguale a:
\[
\mu\:=\:\frac{\partial V_{DS}}{\partial V_{GS}}|_{I_{DS}=cost.}
\]



\section{Schemi di polarizzazione per il FET}

Uno schema tipico in cui un FET a canale n viene adoperato come
amplificatore \`e quello mostrato in figura~\ref{fet_ampli_a}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_ampli_a.eps,width=8.0 cm,
height=9.0 cm}}\end{center}
\caption{Schema di polarizzazione di un JFET adoperato come
amplificatore. La resistenza $R_g$ \`e di regola molto grande. La
resistenza $R_s$ ha in parallelo un condensatore $C$ di valore
abbastanza grande da costituire un \emph{corto} per il segnale}
\protect\label{fet_ampli_a}
\end{figure}

Le resistenze $R_g$ ed $R_s$ servono a tenere il gate ad una tensione
negativa rispetto al source.\index{JFET! a canale n! schemi di
polarizzazione} Indicando con $I_D=I_{DS}$ la corrente quiescente nel
FET, si ha infatti:

\begin{equation}
V_{GS} \:=\: V_G - V_S \:=\: -R_S I_D \label{fet_eq_8}
\end{equation}

\'E anche:

\begin{equation}
V_{DD}\:=\:R_d I_D + V_{DS} + R_s I_D \:=\: \left(R_d + R_s \right)
I_D + V_{DS} \label{fet_eq_9}
\end{equation}


Il condensatore C \`e un corto circuito per la componente variabile,
mentre \`e un interruttore aperto per la corrente che polarizza il
source.

Se sono dati $V_{DD}$, $R_d$, $R_s$, $R_g$, \`e immediato trovare il
punto di lavoro,\index{JFET! a canale n! punto di lavoro} facendo uso
delle caratteristiche di uscita o dell'espressione analitica di $I_D$
vs $V_{GS}$:

\begin{equation}
I_D\:=\:I_{DS}\:=\:I_{DSS}\left(1 - \frac{V_{GS}}{V_{P}}\right)^2
\label{fet_eq_10}
\end{equation}


Infatti, dall'equazione~(\ref{fet_eq_8}) si ha: $I_D=-V_{GS}/R_s$ e,
uguagliando questa al secondo membro della~(\ref{fet_eq_10}), si
ottiene:
\[
I_{DSS}\left(1 - \frac{V_{GS}}{V_{P}}\right)^2\:=\:-\frac{V_{GS}}{R_s}
\]

che \`e un'equazione quadratica nella variabile $V_{GS}$. Risolta tale
equazione si ottiene $V_{GS}$.  Noto cos\`i $V_{GS}$, $I_D$ si ottiene
facendo uso della~(\ref{fet_eq_10}) e $V_{DS}$ facendo uso
della~(\ref{fet_eq_9}).

Consideriamo il seguente esempio:
\[
V_{DD}=15\;V\;\;,\;\;R_d=620 \; \Omega\;\;,\;\;R_s = 380 \; \Omega
\]
\[R_g = 10\;M\Omega\;\;,\;\;I_{DSS} = 13\;mA\;\;,\;\;V_{P} = -4.4\; V
\]

Troviamo facilmente:
\[
V_{GS}\:=\:-1.77\;V
\]

(L'equazione quadratica ha anche la soluzione $V_{GS}=-10.94$ cui
per\`o corrisponde $I_{D}=0$).

Si ottiene da questa:

\[
I_D \:=\:4.65 \;mA
\]

ed infine:
\[
V_{DS}\:=\:V_{DD}-(R_d + R_s) I_D \:=\:10.35 V
\]

Allo stesso risultato si potrebbe arrivare, fissati i valori dei
componenti, facendo uso delle caratteristiche di uscita, mostrate in
figura~\ref{jfet_retta_di_carico}.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/jfet_retta_di_carico.eps,width=14.0 cm,
height=10 cm}}\end{center}
\caption{Retta di carico per il JFET di figura~\ref{fet_ampli_a},
sovrapposta alle caratteristiche del JFET ($I_{DS}$ in funzione di
$V_{DS}$ per diversi valori di $V_{GS}$). La retta di carico \`e
caratterizzata dai punti estremi: $I_{DS}=V_{DD}/(R_s+R_d)$ per
$V_{DS}$=0 e $V_{DS}=V_{dd}$ per $I_{DS}$=0. Essa passa inoltre per il
punto di lavoro quiescente $Q \equiv (V_{DSQ} \div I_{DSQ}$)}
\protect\label{jfet_retta_di_carico}
\end{figure}

Il valore di $V_{DD}$ fissa il punto della retta di carico\index{JFET!
a canale n! retta di carico} corrispondente a $I_D=0$, mentre il
rapporto tra $V_{DD}$ ed ($R_d+R_s$) fissa il punto corrispondente a
$V_{DS}=0$.

Il punto di lavoro Q sar\`a il punto d'intersezione tra la retta di
carico e la curva caratteristica per la quale risulti essere:
\[
I_D\:=\:-\frac{V_{GS}}{R_s}
\]


Esaminiamo come secondo esempio il seguente.

Si vuol calcolare la rete di polarizzazione di un J-FET a canale n
(BFW10) tale che il punto di riposo abbia:
\[
I_{DSQ}\:=\:6\;mA\;\;,\;\;V_{DSQ}\:=\:10\;V\;\;,\;\;V_{DD}\:=\:20\;V
\]

I parametri $I_{DSS}$ e $V_{P}$, forniti dal costruttore, sono:

\[
I_{DSS}\:=\:13\;mA\;\;,\;\;V_{P}\:=\:-4.5\;V
\]


Il circuito di polarizzazione \`e il medesimo usato nell'esempio
precedente. Cal\-co\-lia\-mo ora i valori dei componenti. Dall'espressione
analitica di $I_D$ vs $V_{GS}$, troviamo:
\[
V_{GS} \:=\: V_{P} \left( 1 - \sqrt{\frac{I_D}{I_{DSS}}}\right)
\]
cio\`e:
\[
V_{GSQ}\:=\:V_{P} \left(1 - \sqrt{\frac{I_{DQ}}{I_{DSS}}}\right)
\]

che, con i valori numerici dati, fornisce:
\[
V_{GSQ}\:=\:-4.5 \left(1 - \sqrt{\frac{6}{13}}\right)\:=\:-1.44\;V
\]

Con tale valore di $V_{GSQ}$ troviamo:
\[
R_s\:=\:-\frac{V_{GSQ}}{I_{DQ}}\:=\:250 \; \Omega
\]
\[
R_d\:=\:\frac{V_{DD}-V_{DSQ}-R_s I_{DQ}}{I_{DQ}}\:=\:\frac{20 - 10 -
0.25 \cdot 6}{6}\:\approx\:1.4 \;k\Omega
\]

Il valore della resistenza $R_g$ non \`e molto importante.  Esso pu\`o
essere scelto in modo da ottimizzare il valore della resistenza
d'ingresso dell'amplificatore.

Teniamo ora conto del taglio in frequenza posto dalla presenza del
condensatore C. La costante di tempo associata al sistema $R_s C$:
\[
\tau\:=\:R_s C \:=\:250 \,C
\]

corrispondente ad una frequenza $f_{min}=1/(2 \pi \tau)$.

Se si vuole adoperare l'amplificatore a frequenze $f$ maggiori di
$40\,Hz$, dovremo avere:

\[
40 > \frac{1}{2 \pi \tau}\:=\:\frac{1}{1500 C}
\]
da cui:

\[
C > \frac{1}{40 \cdot 1500}\:\approx\:16\,\mu F
\]


Per calcolare i valori dei componenti necessari per polarizzare un
FET, \`e possibile alternativamente far uso della caratteristica mutua
($I_{DS}-V_{GS}$).

Consideriamo ad esempio il caso di un FET per il quale, dalla
caratteristica mutua, si possa desumere che per il valore di $I_{DSQ}$
voluto ($10 mA$) sia $V_{GS}=-1V$.  Se inoltre si vuole $V_{DSQ}=10V$
e $V_{DD}=20V$, dalle solite equazioni~(\ref{fet_eq_8})
e~(\ref{fet_eq_9}) si trova:
\[
R_s\:=\:100\,\Omega
\]
\[
R_d\:=\:900 \, \Omega
\]


Uno schema di polarizzazione alternativo\index{JFET! a canale n!
schema di polarizzazione} \`e quello che usa un partitore sul gate,
come mostrato in figura~\ref{fet_ampli_b}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_ampli_b.eps,width=5.3 cm,
height=6 cm}}\end{center}
\caption{Schema di polarizzazione di un FET che utilizza un partitore
per fissare la tensione del gate. La configurazione \`e quella
\emph{source comune}. La capacit\`a $C$ sar\`a scelta di valore
abbastanza grande da costituire un corto alle frequenze di lavoro
dell'amplificatore} \protect\label{fet_ampli_b}
\end{figure}

Si supponga di voler far uso di un J-FET a canale n BF256B, la cui
caratteristica di trasferimento \`e mostrata in
figura~\ref{fet_id_vgs_retta}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_id_vgs_retta.eps,width=10.0 cm,
height=6.5 cm}}\end{center}
\caption{Retta di carico, sovrapposta alla caratteristica $I_{DS} \div
V_{GS}$ per l'amplificatore di figura~\ref{fet_ampli_b}}
\protect\label{fet_id_vgs_retta}
\end{figure}

Si sia inoltre scelto:
\[
R_s=1\,k\Omega\;\;,\;\;R_d=3\,k\Omega\;\;,\;\;R_1+R_2=2\,M\Omega\;\;,\;\;V_{DD}=25\,V
\]

e fissato $V_G$ a $+2\,V$.  Dalla maglia d'ingresso si ha:

\begin{equation}
V_{GS}\:=\:V_G - R_s I_D \label{fet_eq_11}
\end{equation}

dove:
\[
V_G\:=\:\frac{R_2}{R_1+R_2} V_{DD}
\]

da cui:
\[
R_2\:=\:(R_1 + R_2) \frac{V_G}{V_{DD}}\:=\:160\,k \Omega
\]

Per cui:
\[
R_1= 2\, M\Omega - R_2 = 1840 \, k\Omega
\]


Tracciamo ora sulla caratteristica, la retta di carico data
dalla~(\ref{fet_eq_11}).  Questa passa per i punti ($0, V_G/R_s$) e
($V_G, 0$); cio\`e, nel nostro caso, per i punti: (0, 2 mA) e (2V,
0). Le coordinate del punto d'intersezione con la caratteristica mutua
sono:
\[
I_{DQ}=3.5 \,mA
\]
\[
V_{GSQ}=-1.5 \, V
\]


Si ha poi per la tensione di drain:
\[
V_{DSQ}\:=\:V_{DD}-(R_d + R_s) I_{DQ}\:=\:25 - (3+1) \,3.5
\,V\:=\:11\,V
\]


Al medesimo risultato si sarebbe potuti arrivare facendo uso delle
caratteristiche ``di drain'' ($I_{DS}, V_{DS}$) anzich\`e di quelle di
trasferimento.


\section{Amplificatori a FET}\index{JFET! amplificatore}

Il parametro pi\`u importante nel calcolare la risposta di un FET
adoperato come amplificatore \`e la transconduttanza $g_m$. Abbiamo
gi\`a visto (equazione~(\ref{fet_eq_5})) che essa \`e data da:
\[
g_m\:=\:-\frac{2}{V_{P}}\sqrt{I_{DS} I_{DSS}}
\]

Se ora definiamo:
\[
g_{m0}\:=\:g_m(I_{DS}=I_{DSS}) \:=\:-\frac{2}{V_{P}}I_{DSS}
\]

avremo:
\begin{equation}
g_m \:=\: g_{m0} \sqrt{\frac{I_{DS}}{I_{DSS}}} \label{fet_eq_12}
\end{equation}

o, alternativamente:
\begin{equation}
g_m\:=\:g_{m0}\left( 1 - \frac{V_{GS}}{V_{P}}\right) \label{fet_eq_13}
\end{equation}

Vediamo cos\`i che la transconduttanza\index{JFET! transconduttanza}
aumenta come la radice quadrata di $I_{DS}$, mentre dipende
linearmente da $V_{GS}$ e diminuisce al crescere del valore assoluto
di questa.

Facciamo ora uso del modello del FET discusso in precedenza per
calcolare il guadagno in tensione\index{JFET! amplificatore! guadagno
in tensione} di un amplificatore a FET come quello mostrato in
figura~\ref{fet_ampli_c}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_ampli_c.eps,width=8.0 cm,
height=7 cm}}\end{center}
\caption{Amplificatore di tensione a FET} \protect\label{fet_ampli_c}
\end{figure}

Se ammettiamo di potere, alle frequenze di lavoro, assimilare tutti i
condensatori a dei cortocircuiti, lo schema equivalente utile per il
calcolo del guadagno in tensione, definito come il rapporto tra
$v_{ds}$ e $v_{gs}$, \`e quello di figura~\ref{fet_circuito_equiv_c}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_c.eps,width=12.0 cm,
height=5.0 cm}}\end{center}
\caption{Circuito equivalente adoperato per il calcolo del guadagno in
tensione dell'amplificatore a FET di figura~\ref{fet_ampli_c}}
\protect\label{fet_circuito_equiv_c}
\end{figure}


Da questo si ottiene:

\[
i_d\:=\:g_m v_{gs} + g_d v_{ds}
\]
\[
v_{ds}\:=\:-R_d i_d
\]
con:

\[
g_d=1/r_d
\]


Ne segue:
\[
v_{ds}\:=\:-R_d g_m v_{gs} - R_d g_d v_{ds}
\]
\[
v_{ds}\left(1 + R_d g_d \right) \:=\:-R_d g_m v_{gs}
\]

ed infine:

\begin{equation}
A_v\:\equiv \:\frac{v_{ds}}{v_{gs}}\:=\:-\frac{R_d g_m}{1+R_d g_d}
\label{fet_eq_14}
\end{equation}

Essendo poi:

\[
1 + R_d g_d = 1 + R_d /r_d = \frac{r_d+R_d}{r_d}
\]

il guadagno $A_v$ pu\`o anche essere espresso come:\index{JFET!
amplificatore! guadagno in tensione}

\begin{equation}
A_v\:\equiv \:-\frac{g_m R_d r_d}{R_d + r_d}\:=\:-g_m R^*_d
\label{fet_eq_15}
\end{equation}

dove $R^*_d$ \`e il parallelo di $R_d$ ed $r_d$.

Il circuito d'uscita pu\`o quindi essere schematizzato come un
generatore di tensione pari a $-g_m R^*_d v_{gs}$ in serie con la
resistenza $R^*_d$, come mostrato in
figura~\ref{fet_circuito_equiv_d}, dove abbiamo anche specificato la
resistenza di polarizzazione sul gate e l'eventuale carico $R_L$.



\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_d.eps,width=12.0 cm,
height=5.0 cm}}\end{center}
\caption{Circuito equivalente adoperato per il calcolo dell'impedenza
d'uscita dell'amplificatore a FET di figura~\ref{fet_ampli_c}}
\protect\label{fet_circuito_equiv_d}
\end{figure}


Se ad esempio ammettiamo di far uso di un FET con $g_m=2\,mS$ ed una
resistenza di drain $R_d=10\,k\Omega$, avremo un guadagno in tensione
di 20.

Calcoliamo ora l'impedenza d'uscita\index{JFET! amplificatore!
impedenza d'uscita} di questo amplificatore. Per farlo usiamo la
definizione:
\[
Z_{out}\:=\:\frac{v_{out\,(circuito \,aperto)}}{i_{out\,(corto \,
circuito)}}
\]

dove:
\[
v_{out\,(circuito \,aperto)}\:=\:\left[-\frac{R_d g_m}{1+R_d
g_d}\right]_{R_d=\infty} v_{gs}\: =\:-\frac{g_m}{g_d} v_{gs}
\]

e:
\[
i_{out\,(corto \, circuito)}\:=\:-g_m v_{gs}
\]

Ne segue:
\[
Z_{out}\:=\:\frac{1}{g_d}\:=\:r_d
\]


\section{Inseguitore di source}

Il circuito di figura~\ref{fet_follower_a}, analogo all'inseguitore di
emettitore, \`e un \emph{inseguitore di source}.\index{JFET!
inseguitore di source}

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_follower_a.eps,width=10.0 cm,
height=7.5 cm}}\end{center}
\caption{Inseguitore di source} \protect\label{fet_follower_a}
\end{figure}

Il guadagno in tensione\index{JFET! inseguitore di source! guadagno in
tensione} \`e ottenibile facilmente se si ricorda che:
\[
i_d\:=\:i_s\:=\:g_m v_{gs}
\]


Essendo poi:
\[
v_{out}\:=\:R_s i_s \:=\:R_s g_m v_{gs}
\]

e:
\[
v_{gs}\:=\:v_{in}-v_{out}
\]

si ha:
\[
v_{out}\:=\:R_s g_m v_{in}- R_s g_m v_{out}
\]

da cui:

\[
v_{out}\left(1 + R_s g_m \right) \:=\:R_s g_m v_{in}
\]

ed infine:
\begin{equation}
A_v\:\equiv \: \frac{v_{out}}{v_{in}}\:=\:\frac{R_s g_m}{1 + R_s
g_m}\: \approx \: 1 \label{fet_eq_16}
\end{equation}

poich\`e $R_s g_m \gg 1$ (in realt\`a questa disuguaglianza non \`e
sempre vera: se $R_s=1\,k\Omega$ e $g_m = 3 mS$ segue che $R_s g_m =
3$ ed $A_v=0.75$).

Consideriamo ad esempio un amplificatore che adopera un FET 2N3819,
con:
\[
g_m \:=\:2 mA/V
\]
\[
R_s = 4.7 \,k\Omega
\]

Si trova:
\[
A_v\:=\:\frac{9.4}{10.4}\:\approx \:0.9
\]

L'impedenza d'ingresso\index{JFET! inseguitore di source! impedenza
d'ingresso} dell'inseguitore di source \`e determinata essenzialmente
da $R_g$, che pu\`o esser scelto di valore molto alto ($>
20\,M\Omega$). L'impedenza d'uscita \`e ottenibile dalla
definizione:\index{JFET! inseguitore di source! impedenza d'uscita}
\[
R_{out}\:=\:\frac{v_{out\,(circuito\, aperto)}}{i_{out\,(circuito\,
chiuso)}}
\]

in questa espressione, il numeratore \`e:
\[
v_{out}\:=\:A_v v_{in}\:=\:\frac{R_s g_m}{1 + R_s g_m} v_{in}
\]

mentre il denominatore \`e semplicemente: $g_m v_{in}$.

Si ha cio\`e:
\begin{equation}
R_{out}\:=\:\frac{R_s g_m}{(1 + R_s g_m) g_m} \:\approx \:
\frac{1}{g_m} \label{fet_eq_17}
\end{equation}

Nell'esempio fatto, $R_{out}=1/(2 mA/V)\:=\:500\, \Omega$.

Negli esempi visti, l'impedenza d'ingresso dell'amplificatore a FET
\`e ridotta, rispetto all'impedenza della giunzione di gate, dalla
presenza delle resistenze di polarizzazione.  Un fenomeno analogo si
incontra nell'amplificatore a transistor bipolare, dove, peraltro,
l'impedenza d'ingresso ``intrinseca'' non \`e altrettanto elevata.

Un metodo per ridurre l'effetto della resistenza di polarizzazione
nell'inseguitore di source \`e quello noto come
``bootstrap'',\index{JFET! inseguitore di source! bootstrap} di cui un
esempio \`e quello di figura~\ref{fet_follower_b}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_follower_b.eps,width=10.0 cm,
height=9.0 cm}}\end{center}
\caption{Inseguitore di source ad alta impedenza d'ingresso. La
resistenza $R_g$, insieme ad $R_{s1}$ ed $R_{s2}$ realizza un circuito
``bootstrap''.}  \protect\label{fet_follower_b}
\end{figure}

Prima di esaminarlo quantitativamente, vediamo di capire
intuitivamente ci\`o che, in tale circuito, causa l'aumento
dell'impedenza d'ingresso.  La tensione del source, come sappiamo,
``insegue'' quella del gate. La tensione del punto P, se $R_{s1}$ \`e
piccola rispetto ad $R_{s2}$, ``insegue'' anch'essa la tensione di
gate. La corrente i che attraversa la resistenza $R_g$ \`e pari alla
differenza di potenziale ai suoi capi divisa per $R_g$.  Ora, la
differenza di potenziale ai capi di $R_g$, per l'effetto di
``inseguimento'' menzionato, \`e molto piccola: se $v_g$ aumenta,
cos\`i fa anche $v_p$; di conseguenza il rapporto $v_g/i$, che \`e
appunto la resistenza ``vista dal generatore'', sar\`a
grande. Vediamolo ora quantitativamente. La tensione del punto P \`e:
\[
v_p\:=\:\frac{R_{s2}}{R_{s1}+R_{s2}} v_s
\]
mentre \`e:

\[
R_g i \:=\: v_g - v_p \:=\:v_g - \frac{R_{s2}}{R_{s1}+R_{s2}} v_s
\]

L'impedenza ``effettiva'' di $R_g$ \`e allora:
\[
Z_{eff}\:=\:\frac{v_g}{i}\:=\:\frac{v_g}{\frac{v_g}{R_g}-\frac{R_{s2}}{R_{s1}+R_{s2}}\frac{v_s}{R_g}}\:=\:
\frac{R_g}{1 - \frac{R_{s2}}{R_{s1}+R_{s2}}\frac{v_s}{v_g}}
\]

Sostituiamo ora al rapporto $v_s/v_g$ la sua espressione data
dalla~(\ref{fet_eq_16}).  Troviamo:
\[
Z_{eff}\:=\:\frac{R_g}{1 - \frac{R_{s2}g_m }{1 +
(R_{s1}+R_{s2})g_m}}\:\approx \: \frac{R_g}{1 -
\frac{R_{s2}}{R_{s1}+R_{s2}}}\:=\:R_g \left(
\frac{R_{s1}+R_{s2}}{R_{s1}} \right)
\]

Vediamo cos\`i che se $(R_{s1}+R_{s2})\gg R_{s1}$, si ha:
\[
Z_{eff} \gg R_g
\]



\section{Amplificatore a FET: struttura generale}

Abbiamo finora studiato le caratteristiche dell'amplificatore a FET
nelle configurazioni source-comune o
inseguitore~di~source.\index{JFET! amplificatore! struttura generale}
Nel primo caso la resistenza di source era ``bypassata'' dal
condensatore, nel secondo non c'era alcuna resistenza sul drain e
mancava il condensatore.  Esaminiamo ora il caso generale in cui siano
presenti sia $R_d$ che $R_s$ e che nessuna delle due abbia un
condensatore in parallelo.

La struttura \`e quindi quella di figura~\ref{fet_general}.  Il
circuito equivalente utile per il calcolo del guadagno e delle
impedenze d'uscita e d'ingresso \`e mostrato nella stessa figura


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_general.eps,width=14.0 cm,
height=14 cm}}\end{center}
\caption{Struttura generale di un amplificatore a FET. Questo pu\`o
esser adoperato come inseguitore di source, prelevando l'uscita
$v_{o2}$ o come amplificatore prelevando l'uscita $v_{o1}$. In basso
\`e mostrato il circuito equivalente adoperato per il calcolo delle
caratteristiche dell'amplificatore. $R'_{o1}$ \`e l'impedenza d'uscita
del circuito quando lo si usi come amplificatore; $R'_{o2}$ quella
dell'inseguitore di source.}  \protect\label{fet_general}
\end{figure}

$v_{o2}$ \`e l'uscita nel caso in cui si adoperi il circuito come
inseguitore di source; $v_{o1}$ quella relativa al caso in cui lo si
adoperi come amplificatore common-source.  Abbiamo adoperato, nel
circuito equivalente, il generatore dipendente di tensione: $\mu
v_{gs}=g_m r_d v_{gs}$ in serie con $r_d$.

Dall'equazione della maglia d'uscita otteniamo:
\[
i_d \left(R_d + r_d + R_s \right)\:=\:\mu v_{gs}
\]

\[
v_{gs}\:=\:v_g - v_s\:=\:v_i - R_s i_d
\]

Da queste due equazioni segue:
\[
i_d \left(R_d + r_d + R_s \right)\:=\:\mu v_i - \mu R_s i_d
\]

da cui:
\[
i_d \:=\:\frac{\mu v_i}{R_d + r_d + R_s(1 + \mu)}
\]

La tensione in uscita sul drain \`e:

\begin{equation}
v_{o1}\:=\:-R_d i_d \:=\:-\frac{\mu R_d v_i}{R_d + r_d + R_s(1 + \mu)}
\label{fet_eq_18}
\end{equation}

La tensione in uscita sul source:
\begin{equation}
v_{o2}\:=\:R_s i_d \:=\:\frac{\mu R_s v_i}{R_d + r_d + R_s(1 + \mu)}
\label{fet_eq_19}
\end{equation}

Il guadagno in tensione relativo al primo caso\index{JFET!
amplificatore! guadagno in tensione} (amplificatore source-comune con
resistenza sul source) \`e allora:
\begin{equation}
A_{v1}\:=\:\frac{v_{o1}}{v_i}\:=\:-\frac{\mu R_d}{R_d + r_d + R_s(1 +
\mu)} \label{fet_eq_20}
\end{equation}


(dove $\mu \gg 1$).


Questa pu\`o esser riscritta, trascurando 1 rispetto a $\mu$ e
sostituendo $\mu=g_m r_d$ nella forma:
\begin{equation}
A_{v1}\:=\: -\frac{g_m r_d R_d}{R_d + r_d + R_s(1 + \mu)} \:=\:-
\frac{g_m R_{\parallel}}{1+g_m(R_s/R_d) R_{\parallel}}
\label{fet_eq_21}
\end{equation}

dove:
\[
R_{\parallel} \:=\:\frac{r_d R_d}{r_d + R_d}
\]

Se \`e $g_m (R_s/R_d) R_{\parallel} \gg 1$, questa diventa
$A_{v1}=-R_d/R_s$, cio\`e il guadagno viene a dipendere solo dalle
resistenze $R_d$ ed $R_s$ e non dal $g_m$ del FET. Ci\`o \`e analogo a
quel che si trova nel caso di un amplificatore a transistor bipolare
con resistenza sull'emettitore.


Calcoliamo ora, per questa configurazione, l'impedenza d'uscita
$R_{o1}'$.  Ricorriamo alla definizione:\index{JFET! amplificatore!
impedenza d'uscita}
\[
R_{o1}'\:=\:\frac{v_{o1} \;_{(circuito\, aperto)}}{i_{o1}
\,_{(circuito\, chiuso)}}
\]


dove $v_{o1} \;_{(circuito\, aperto)}$ \`e il segnale di tensione in
uscita in assenza di carico (a parte $R_d$), cio\`e:
\[
v_{o1} \;_{(circuito\, aperto)}\:=\:-\frac{\mu R_d v_i}{R_d + r_d + (1
+ \mu) R_s}
\]

e la corrente in uscita $i_{o1} \,_{(circuito\, chiuso)}$ \`e
ottenibile dal circuito equivalente di figura, ponendo un corto in
parallelo ad $R_d$. Si ottiene in tal modo:
\[
i_{o1} \,_{(circuito\, chiuso)}\:=\:-i_d\:=-\frac{\mu v_{gs}}{r_d +
R_s}
\]
con:
\[
v_{gs}\:=\:v_g - v_s\:=\:v_i - R_s i_d
\]
da cui si ottiene poi:


\[
i_{o1} \,_{(circuito\, chiuso)}\:=\:- i_d|_{R_d=0}\:=\:-\frac{\mu
v_i}{r_d + R_s (1 + \mu)}
\]


Si ha cos\`i per l'impedenza d'uscita:\index{JFET! amplificatore!
impedenza d'uscita}

\begin{equation}
R_{o1}'\:=\:R_d \frac{r_d + R_s (1+ \mu)}{r_d + R_d + R_s(1 +
\mu)}\:=\: R_d \parallel(r_d + R_s(1+\mu)) \label{fet_eq_22}
\end{equation}


Si vede da quest'ultima espressione che la resistenza d'uscita
$R_{o1}'$, calcolata senza tener conto di $R_d$ \`e:

\begin{equation}
R_{o1}\:=\:r_d + R_s (1 + \mu) \label{fet_eq_23}
\end{equation}



Calcoliamo ora la resistenza d'uscita $R_{o2}'$.\index{JFET! common
source! impedenza d'uscita}
\[
R_{o2}'\:=\:\frac{v_{o2} \;_{(circuito\, aperto)}}{i_{o2}
\,_{(circuito\, chiuso)}}
\]

dove:
\[
v_{o2} \;_{(circuito\, aperto)}\:=\:\frac{\mu R_s v_i}{R_d + r_d + (1
+ \mu)R_s}
\]
\[
i_{o2} \,_{(circuito\, chiuso)}\:=\:i_{o2}|_{R_s = 0}\:=\:\frac{\mu
v_i}{R_d + r_d}
\]

da cui:

\begin{equation}
R_{o2}'\:=\:\frac{R_s (R_d + r_d)}{R_d + r_d + (1 + \mu)R_s}
\label{fet_eq_24}
\end{equation}


Il guadagno in tensione nella configurazione inseguitore di
source\index{JFET! inseguitore di source! guadagno in tensione} (con
resistenza sul drain) \`e (facendo uso della~(\ref{fet_eq_19})):
\[
A_{v2}\:=\:\frac{v_{o2}}{v_i}\:=\:\frac{\mu R_s}{R_d + r_d + (1 + \mu)
R_s}
\]


che per $R_d=0$ diventa:
\[
A_{v2}\:=\:\frac{\mu R_s}{r_d + (1 + \mu) R_s}\:\approx \:\frac{g_m
r_d R_s}{r_d + g_m r_d R_s}
\]

Se ad esempio si sceglie:
\[
R_s=2\,k\Omega\;\;\;,\;\;\;R_d=1\,k\Omega\;\;\;,\;\;\;r_d=100\,k\Omega
\;\;\;,\;\;\;g_m\:=\:3\,mS
\]

e quindi:
\[
\mu\:=\:g_m r_d \:=\:300
\]
Avremo:
\[
A_{v2}\:\approx\:0.85 \;\;,R_{o2}'\:\approx\:290\,\Omega
\]

\section{Risposta in frequenza di un amplificatore a FET}

Il guadagno dell'amplificatore a FET nella configurazione
source-comune\index{JFET! source comune! risposta in frequenza} (con
$R_s=0$), calcolato in precedenza:
\[
A_v\:=\:-\frac{R_d r_d}{R_d + r_d} g_m \:=\:- g_m R^*_d
\]

\`e indipendente dalla frequenza. Ci\`o dipende dal fatto che si sono
trascurate le capacit\`a presenti nel circuito. Queste comprendono sia
la capacit\`a di accoppiamento, che le capacit\`a parassite interne al
FET, nonch\`e quelle associate ai cavi che collegano il generatore dei
segnali che si vogliono amplificare all'amplificatore stesso.
L'effetto di tutte queste capacit\`a \`e quello di ridurre la banda
passante e di far s\`i che essa assuma l'aspetto mostrato in
figura~\ref{fet_bandwidth}, dove \`e riportato, in funzione di
$\log(f)$, il rapporto $|v_{out}/v_{in}|$ espresso in decibel.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_bandwidth.eps,width=11.0 cm,
height=8 cm}}\end{center}
\caption{Risposta in frequenza tipica per un amplificatore: guadagno
in dB in funzione del logaritmo della frequenza.}
\protect\label{fet_bandwidth}
\end{figure}


Vogliamo ora esaminare l'effetto delle varie capacit\`a e vedere come
esse in\-flu\-i\-sca\-no sulla banda passante. Il circuito base, mostrato in
figura~\ref{fet_circuito_equiv_bwa}, presenta le seguenti capacit\`a:

\begin{itemize}
\item $C_o$: capacit\`a d'uscita del generatore;
\item $r_s$: resistenza d'uscita del generatore;
\item $C_f$: capacit\`a associata ai cavi di collegamento;
\item $C_a$: condensatore d'accoppiamento;
\item $C_{gs}$: capacit\`a parassita tra gate e source nel FET;
\item $C_{gd}$: capacit\`a parassita tra gate e drain nel FET.
\end{itemize}

Esaminiamo ora in dettaglio l'effetto di queste capacit\`a sulla banda
passante, separatamente per le alte e le basse frequenze.

\subsection{Risposta alle alte frequenze}\index{JFET! source comune! risposta alle alte frequenze}

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_bwa.eps,width=16.0 cm,
height=7.2 cm}}\end{center}
\caption{A sinistra \`e mostrato un semplice amplificatore a
FET. $C_a$ \`e il condensatore d'accoppiamento al generatore. Il
diagramma di destra \`e il circuito equivalente adoperato per il
calcolo della banda passante dell'amplificatore. La capacit\`a
$C_{gd}$ schematizza la capacit\`a interna presente tra gate e drain
del FET.  Analogamente $C_{gs}$ schematizza quella presente tra gate e
source.}  \protect\label{fet_circuito_equiv_bwa}
\end{figure}

Cominciamo con l'esaminare la risposta del circuito ad alta frequenza,
dove $C_a$ pu\`o esser assimilata ad un corto-circuito. In tali
condizioni, le capacit\`a $C_o$, $C_f$, $C_{gs}$ risultano in
parallelo, e possono esser sostituite da un'unica capacit\`a $C_1$. Il
circuito diventa allora quello di
figura~\ref{fet_circuito_equiv_bwb}~(a).

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_bwb.eps,width=16.0 cm,
height=10 cm}}\end{center}
\caption{Circuiti equivalenti adoperati per il calcolo della banda
passante dell'amplificatore a FET nella regione di alte frequenze.
(a) il circuito mostrato nella parte destra di
figura~\ref{fet_circuito_equiv_bwa} \`e ridisegnato, eliminando la
capacit\`a $C_a$ e sostituendo alle due capacit\`a $C_0$, $C_f$ e
$C_{gs}$ il loro parallelo $C_1$. (b) ulteriore modifica del circuito
mostrato in (a), ottenuta eliminando $R_g$ e sostituendo al FET un
generatore di tensione di valore $g_m R^*_d v_g$ in serie con
$R^*_d=R_d \parallel r_d$. (c) Circuito ottenuto da quello in (b)
ammettendo di poter trascurare la caduta di tensione ai capi di
$R^*_d$.}  \protect\label{fet_circuito_equiv_bwb}
\end{figure}



La resistenza $R_g$ \`e in genere molto grande e pu\`o quindi esser
trascurata. So\-sti\-tu\-ia\-mo inoltre al FET il suo circuito equivalente,
costituito da un generatore di tensione $-g_m R^*_d v_g$, in serie con
la resistenza $R_d \parallel r_d \equiv R^*_d$. Si ottiene cos\`i lo
schema di figura~\ref{fet_circuito_equiv_bwb}~(b).

Facciamo ora l'ulteriore approssimazione (che verificheremo tra poco)
consistente nel trascurare la caduta ai capi di $R^*_d$.  Ammettiamo
cio\`e che sia $v_{out}=- g_m R^*_d v_g$.  Il circuito si trasforma
allora ulteriormente in quello di
figura~\ref{fet_circuito_equiv_bwb}~(c)

Applichiamo ora il teorema di Miller, facendo uso dell'impedenza che
collega i terminali d'uscita $v_{out}$ a quelli d'ingresso $v_g$.
L'impedenza \`e quella costituita dalla serie di $C_{gd}$ ed $R^*_d$:

\[
Z\:=\:\frac{1}{j \omega C} + R^*_d \:=\:\frac{1 + j \omega R^*_d C}{j
\omega C}
\]

dove abbiamo per brevit\`a di scrittura posto $C\equiv C_{gd}$.

Il teorema di Miller d\`a il circuito di
figura~\ref{fet_circuito_equiv_miller}, dove le impedenze $Z_1$ e
$Z_2$ sono date da:
\[
Z_1=\frac{Z}{1-K}
\]
\[
Z_2=\frac{Z K}{1-K}
\]

con: $K=-g_m\,R^*_d$.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_miller.eps,width=14.0 cm,
height=4.0 cm}}\end{center}
\caption{Circuito equivalente ottenuto da quello di
figura~\ref{fet_circuito_equiv_bwb}(c) facendo uso del teorema di
Miller.}  \protect\label{fet_circuito_equiv_miller}
\end{figure}


Il guadagno in tensione \`e:

\begin{equation}
A_v\:=\:\frac{v_{out}}{v_{in}}\:=\:\frac{v_{out}}{v_{g}}
\frac{v_{g}}{v_{in}}\:=\: -g_m R^*_d \frac{v_{g}}{v_{in}}
\label{fet_eq_25}
\end{equation}

Le impedenze $Z_1$ e $Z_2$ sono date da:
\[
Z_1\:=\:\frac{1 + j\omega R^*_d C}{j \omega C (1 + g_m R^*_d)}
\]

\[
Z_2\:=\:\frac{(1 + j\omega R^*_d C)g_m R^*_d}{1 + g_m R^*_d}
\]

Facciamo ancora un'approssimazione (la cui validit\`a sar\`a
verificata); ammettiamo che sia:
\[
R^*_d \ll \frac{1}{\omega C}
\]
cio\`e: $ \omega C R^*_d \ll 1$.

Con ci\`o $Z_1$ diventa:
\[
Z_1 \approx \frac{1}{j \omega C (1 + g_m R^*_d)}
\]

L'impedenza del parallelo $Z_1 \parallel C_1$ \`e allora:
\[
Z'\:=\:\frac{Z_1}{1 + j \omega C_1 Z_1}\:=\:\frac{1}{j \omega
\left[C_1 + C(1 + g_m R^*_d)\right]}
\]

La relazione tra $v_g$ e $v_{in}$ \`e quindi:
\[
v_g \:=\:v_{in}\frac{Z'}{r_s + Z'}\:=\:v_{in} \frac{1}{1+ j \omega r_s
\left[C_1 + C(1 + g_m R^*_d)\right]}
\]
per cui:
\[
\frac{v_g}{v_{in}}\:=\:\frac{1}{1+ j \omega r_s \left[C_1 + C(1 + g_m
R^*_d)\right]}
\]
Facendo uso della~(\ref{fet_eq_25}) si ottiene poi:
\[
A_v(\omega)\:=\:-\frac{g_m R^*_d}{1+ j \omega r_s \left[C_1 + C(1 +
g_m R^*_d)\right]}
\]

Ponendo $A_o=g_m R^*_d$ (guadagno a centro banda), questa pu\`o essere
riscritta nella forma:

\begin{equation}
A_v(\omega) \:=\:-\frac{A_o}{1+ j \omega r_s \left[C_1 + C(1 +
A_o)\right]} \label{fet_eq_26}
\end{equation}

Vediamo cos\`i che la capacit\`a $C=C_{gd}$ risulta moltiplicata per
il fattore $1+A_o$, che \`e in genere grande.  Ci\`o \`e conseguenza
dell'effetto Miller. I FET sono normalmente costruiti in modo che la
capacit\`a $C_{gd}$ (indicata in letteratura come $C_{rss}$) sia
minore di $C_{gs}$ (con il simbolo $C_{iss}$ viene indicata la somma
$C_{gd}+C_{gs}$). Valori tipici di $C_{rss}$ per i FET sono nel range
(1-15)~pF mentre per $C_{iss}$ troviamo valori nel range
(3-70)~pF~\footnote{Sia $C_{gd}$ che $C_{gs}$ dipendono molto dalla
differenza di potenziale $V_{DS}$ e decrescono all'aumentare di
questa, per rimanere approssimativamente costanti per valori di
$V_{DS}$ maggiori di (10-15)~V.}.

Il modulo di $A_v$ dipende da $\omega$ come:

\begin{equation}
|A_v(\omega)|\:=\:\frac{A_o}{\sqrt{1 +
 \left(\omega/\omega_U\right)^2}} \label{fet_eq_27}
\end{equation}

con:
\begin{equation}
\omega_U\:=\:\frac{1}{r_s \left[C_1 + C (1 + A_o)\right]}
\label{fet_eq_28}
\end{equation}


Facendo ad esempio uso dei seguenti valori di $C_{gd}$, $C_{gs}$ ,
$r_s$ ed $A_o$ (guadagno a centro banda):

\[
C_{gd}=2\,pF
\]
\[
C_{gs}=4\,pF
\]
\[
r_s=10\,\Omega
\]
\[
A_o=20
\]


troviamo (ammettendo di poter trascurare $C_1$):
\[
\omega_U\:=\:\frac{1}{10 \left[2 \cdot 10^{-12} \cdot 21
\right]}\:\approx \:2.38\cdot 10^9\;s^{-1}
\]

cio\`e:
\[
f_U\:=\:\frac{\omega_U}{2 \pi}\:=\:379\,MHz
\]

L'andamento di $|A_v|$ (in dB) in funzione della frequenza f \`e
mostrato, per un tipico amplificatore a FET, in
figura~\ref{fet_bandwidth_high}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_bandwidth_high.eps,width=12.0 cm,
height=8 cm}}\end{center}
\caption{Andamento di $|A_v|$ (in dB) in funzione della frequenza f,
nella regione delle alte frequenze, per un tipico amplificatore a FET}
\protect\label{fet_bandwidth_high}
\end{figure}



Il valore di $f_U$ per tale amplificatore \`e~26~MHz. A tale frequenza
il guadagno si \`e ridotto di~3~dB rispetto al valore che esso ha a
centro banda.

La frequenza $f_U$ (26~MHz nel nostro esempio) definisce il taglio
superiore della banda passante dall'amplificatore.

Dalla definizione~(\ref{fet_eq_28}) di $\omega_U$ segue che, per
aumentare la banda passante occorre:
\begin{itemize}
\item diminuire $A_o$;
\item diminuire $r_s$;
\item diminuire $C_1$;
\item diminuire $C_{gd}$.
\end{itemize}

Vediamo che diminuire quest'ultimo parametro \`e particolarmente
importante poich\`e esso compare moltiplicato per $A_o$.

Un aumento del guadagno $A_o$ a frequenze intermedie si accompagna ad
una riduzione della banda passante. Si definisce quindi un fattore di
merito dell'amplificatore:
\[
F\:=\:A_o f_U
\]

Cio\`e:
\[
F\:=\:\frac{A_o}{2 \pi r_s \left[C_1 + (1+A_o) C_{gd}\right]}
\]

A parit\`a di F, un aumento di un fattore 10 nel guadagno $A_o$ si
accompagna (all'incirca) ad una riduzione di un fattore 10 nella banda
passante.

Un esempio dell'effetto della capacit\`a interna al FET tra gate e
drain ($C_{gd}$)\index{JFET! source comune! risposta alle alte
frequenze! effetto di $C_{gd}$} \`e mostrato in
figura~\ref{fet_bandwidth_vs_cgd_new}. Si vede chiaramente che,
all'aumentare di $C_{gd}$ tra 1~pF e 10~pF la frequenza di taglio
superiore scende da 30~MHz a 3.0~MHz.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_bandwidth_vs_cgd_new.eps,width=12.0 cm,
height=9 cm}}\end{center}
\caption{Risposta in frequenza dell'amplificatore a FET nella zona di
alte frequenze, per valori di $C_{gd}$ compresi tra 1~pF e 10~pF
(indicati in figura). Per il guadagno $A_0$ a frequenze intermedie si
\`e scelto un valore di 20. I valori dei componenti utilizzati nella
simulazione (effettuata facendo uso del programma Microcap e della
configurazione di figura~\ref{fet_ampli_b}) sono: $r_s$=100 $\Omega$;
$R_d$=5~k; $R_s$=5~k; $R_1$=80~k; $R_2$=30~k. In parallelo ad $R_s$
\`e presente una capacit\`a di valore molto grande. Il FET utilizzato
\`e il 2N3070, alimentato a 20~V. }
\protect\label{fet_bandwidth_vs_cgd_new}
\end{figure}

Verifichiamo ora, con un esempio numerico, la validit\`a delle
approssimazioni fatte.

La prima delle approssimazioni \`e consistita nel trascurare (vedi
figura~\ref{fet_circuito_equiv_bwb}) la caduta di potenziale ai capi
di $R^*_d$ rispetto al potenziale del generatore dipendente $-g_m
R^*_d v_g$. La seconda nel trascurare la caduta di potenziale ai capi
di $R^*_d$ rispetto a quella ai capi della capacit\`a $C_{gd}$.

Ammettiamo che sia:
\[
g_m=2\,mS\;\;,\;\;R^*_d=2\,k\Omega \;\;,\;\;v_g=0.1\,V
\;\;,\;\;C=C_{gd}=2\,pF \;\;,\;\;f=1\,MHz
\]
Avremo allora:
\[
g_m R^*_dv_g\:=\:0.4\,V
\]
La resistenza associata alla capacit\`a C sar\`a:
\[
Z_c\:=\:\frac{1}{\omega C}\:=\:\frac{1}{2 \pi f C}\:\approx
\:80\,k\Omega
\]
Poich\`e questa \`e molto maggiore di $R^*_d$, vediamo che la caduta
di potenziale ai capi di $R^*_d$ \`e trascurabile rispetto a quella ai
capi di C ($g_m Z_c v_g$), il che giustifica la seconda delle
approssimazioni fatte (a maggior ragione se la frequenza fosse pi\`u
bassa di quella scelta).  L'approssimazione verrebbe meno solo a
frequenze tali che:
\[
Z_c\approx R^*_d
\]
cio\`e:
\[
f \approx \frac{1}{2 \pi R^*_d C} \approx 400\,MHz
\]
maggiore della frequenza di taglio dell'amplificatore.

Per verificare la prima delle approssimazioni calcoliamo la corrente
nella serie $C-R^*_d$:
\[
i\:=\:\frac{v_g(g_m R^*_d + 1)}{\sqrt{(R^*_d)^2 + 1/(\omega^2
C^2)}}\:\approx \:\omega C v_g \left(g_m R^*_d + 1 \right)
\]
La caduta di potenziale ai capi di $R^*_d$ sar\`a allora:
\[
v\:=\:R^*_d \,i\:=\:v_g \left(g_m R^*_d + 1
\right)\frac{R^*_d}{1/(\omega C)}\:\approx \:0.05 \cdot \left(g_m
R^*_d + 1 \right) v_g\:\ll \: \left(g_m R^*_d + 1 \right) v_g
\]
mentre la differenza di potenziale ai capi di C, alla frequenza di
1~Mhz, \`e $(g_m R^*_d+1)v_g$. Vediamo quindi che la differenza di
potenziale ai capi di $R^*_d$ \`e, nel nostro esempio, solo il $5 \%$
di quella ai capi di C.

\subsection{Risposta alle basse frequenze}

Ci siamo fino a questo momento occupati della risposta
dell'amplificatore alle alte frequenze.  Vediamo ora di esaminarne il
comportamento all'altra estremit\`a dello spettro, a frequenze molto
basse.\index{JFET! source comune! risposta alle basse frequenze} In
tale regione si far\`a ovviamente sentire l'effetto delle capacit\`a
in serie al segnale, cio\`e essenzialmente della capacit\`a di
accoppiamento $C_a$.  Poich\`e in tale zona di frequenza, l'impedenza
capacitiva $|1/(j \omega C_a)|$ \`e grande, potremo trascurare,
rispetto a questa, l'impedenza d'uscita $r_s$ del generatore.

Il circuito equivalente che adopereremo per calcolare la risposta in
questa zona di frequenze \`e mostrato in
figura~\ref{fet_circuito_equiv_low}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equiv_low.eps,width=12.0 cm,
height=5.3 cm}}\end{center}
\caption{Circuito equivalente adoperato per il calcolo della risposta
dell'amplificatore a FET alle basse frequenze.}
\protect\label{fet_circuito_equiv_low}
\end{figure}


In tale schema, $v_g$ \`e dato da:
\[
v_g\:=\:\frac{R_g}{R_g + \frac{1}{j \omega C_a}} v_{in}\:=\:\frac{1}{1
+ \frac{1}{j \omega R_g C_a}} v_{in}
\]

da cui segue:
\begin{equation}
v_{out}\:=\:- g_m R^*_d v_g\:=\:-\frac{A_o}{1 + \frac{1}{j \omega C_a
R_g}} v_{in} \label{fet_eq_29}
\end{equation}

dove abbiamo posto:
\[
A_o\:=\:g_m R^*_d
\]

Il modulo della funzione di trasferimento $|A_v|$ \`e quindi:
\begin{equation}
|A_v(\omega)| \:=\: \frac{A_o}{\sqrt{1 + (\omega_L/\omega)^2}}
 \label{fet_eq_30}
\end{equation}

dove abbiamo posto:
\[
\omega_L\:=\:\frac{1}{C_a R_g}
\]

Esso tende a 0 per $\omega \rightarrow 0$ e si riduce di 3~dB per
$\omega=\omega_L$, cio\`e per un valore della frequenza f:

\begin{equation}
f_L \:=\: \frac{\omega_L}{2 \pi} \:=\: \frac{1}{2 \pi C_a R_g}
\label{fet_eq_31}
\end{equation}

Se $R_g=1\,M\Omega$ e $C_a = 4\,nF$; si trova:
\[
f_L\:=\:\frac{1}{2 \pi \,10^6 \,4\,10^{-9}}\: \cong \:40\;Hz
\]

La frequenza $f_L$ definisce il limite inferiore della banda passante
dell'amplificatore.  Notiamo ancora che per $\omega=\omega_L$,
la~(\ref{fet_eq_29}) ci d\`a per la quantit\`a complessa $A_v$:

\begin{equation}
A_v \:=\:-\frac{A_o (1-j)}{2} \label{fet_eq_32}
\end{equation}

da cui vediamo che alla frequenza $f_L$ c'\`e uno sfasamento di
$\pi/2$ tra $v_{in}$ e $v_{out}$.

\subsection{Risposta sull'intero spettro di frequenze}\index{JFET! source comune! risposta a tutte le frequenze}

L'espressione della risposta globale in frequenza pu\`o essere
ottenuta combinando la~(\ref{fet_eq_27}) con la~(\ref{fet_eq_30}). Si
trova:

\[
A_v\;=\;-\frac{A_o}{(1+j \omega/\omega_U)(1-j \omega_L/\omega)}
\]

il cui modulo \`e dato da:

\begin{equation}
|A_v|\:=\:\frac{A_o}{\sqrt{1 + (\omega/\omega_U)^2}\sqrt{1 +
 (\omega_L/\omega)^2}} \label{fet_eq_33}
\end{equation}

L'andamento del guadagno in funzione della frequenza f \`e
qualitativamente quello mostrato nella
figura~\ref{fet_bandwidth_high_low_phase}. Il grafico superiore si
riferisce al modulo del guadagno, espresso in decibel, quello
inferiore allo sfasamento (in gradi).  Notiamo che agli estremi della
banda passante, ad esempio per $f=f_L$ o $f=f_U$ (indicati in figura
dalle linee tratteggiate verticali), il segnale in uscita \`e non
soltanto attenuato, ma anche fortemente fuori fase rispetto al valore
che esso ha a centro banda.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_bandwidth_high_low_phase.eps,width=12.0 cm,
height=10 cm}}\end{center}
\caption{Diagrammi di Bode per la risposta in frequenza di un tipico
amplificatore a FET (vedi equazione~(\ref{fet_eq_33}))}
\protect\label{fet_bandwidth_high_low_phase}
\end{figure}

Se quindi $v_{in}$ ha componenti di Fourier su di una banda di
frequenza che si estende dal centro banda fino ad uno degli estremi
(quale \`e ad esempio il caso di un'onda quadra), $v_{out}$ avr\`a
componenti di Fourier che, per frequenze prossime all'estremit\`a
della banda, sono ridotte e sfasate.  Ci\`o implica che $v_{out}$
sar\`a \emph{distorto} rispetto a $v_{in}$.


\section{Verifica delle approssimazioni fatte}

Nella sezione precedente abbiamo ricavato la risposta in frequenza
dell'amplificatore a FET facendo uso di alcune approssimazioni.  Ci
proponiamo ora di calcolare la funzione di trasferimento senza fare
alcuna approssimazione.\index{JFET! source comune! calcolo completo
della risposta in frequenza} Confronteremo poi il risultato con quello
approssimato ottenuto prima.

Il circuito equivalente \`e quello di
figura~\ref{fet_circuito_equivalente_completo} Questo pu\`o esser
trasformato in quello di
figura~\ref{fet_circuito_equivalente_completo_a}, dove \`e:
\[
Z_g=\frac{R_g}{1+s R_g C_{gs}}
\]

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equivalente_completo.eps,width=15.0 cm,
height=11 cm}}\end{center}
\caption{Circuito equivalente adoperato per il calcolo della risposta
in frequenza, sull'intero spettro di frequenze, dell'amplificatore a
FET} \protect\label{fet_circuito_equivalente_completo}
\end{figure}

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_circuito_equivalente_completo_a.eps,width=12.0 cm,
height=5 cm}}\end{center}
\caption{Circuito equivalente adoperato per il calcolo della risposta
in frequenza, sull'intero spettro di frequenze, dell'amplificatore a
FET. Questo \`e stato ottenuto da quello di
figura~\ref{fet_circuito_equivalente_completo}(c) sostituendo a $R_g$
e $C_{gs}$ il loro parallelo $Z_g$.}
\protect\label{fet_circuito_equivalente_completo_a}
\end{figure}

Facendo uso delle leggi di Kirchoff, si ottiene, come mostrato in
appendice, il seguente risultato:
\[
A_v(s)\:\equiv\:\frac{v_o}{v_s}\:=
\]
\begin{equation}
=\:\frac{R^*_d(s C_{gd}-g_m)}{\left(1+s C_{gd}R^*_d\right) \left[1+s
r_s C_s + \frac{1}{sC_a Z_g}+\frac{r_s(C_a+C_s)}{C_a Z_g}\right]+
\frac{C_{gd}\left(sr_s(C_a+C_s)+1\right) \left(1+g_m
R^*_d\right)}{C_a}} \label{fet_ampli_exact_a}
\end{equation}

Questa pu\`o esser messa nella forma di un rapporto tra polinomi nella
variabile s.  Infatti la $A_v(s)$ \`e ottenibile
dalla~(\ref{fet_ampli_exact_a}), sostituendo a $Z_g(s)$ la sua
espressione:
\[
Z_g=\frac{R_g}{1+s R_g C_{gs}}
\]
Si trova, dopo alcuni semplici passaggi algebrici, che la trasformata
di Laplace della funzione di trasferimento \`e data da:
\begin{equation}
A_v(s)\:=\:\frac{A_0 s + A_1 s^2}{B_0+B_1 s + B_2 s^2 + B_3 s^3}
\label{fet_laplace_transform}
\end{equation}
dove:
\[
A_0\:=\:-R^*_d g_m
\]
\[
A_1\:=\:R^*_d C_{gd}
\]
\[
B_0\:=\:\frac{1}{C_a R_g}
\]
\[
B_1\:=\:1 + r_s \frac{C_a+C_s}{C_a R_g}+\frac{C_{gs}}{C_a}+\frac{R^*_d
C_{gd}}{C_a R_g}+\frac{C_{gd}}{C_a}+\frac{C_{gd}g_m R^*_d}{C_a}
\]
\[
B_2\:=\:r_s C_s + r_s \frac{(C_a+C_s)C_{gs}}{C_a}+C_{gd}R^*_d +
\frac{C_{gd}R^*_d C_{gs}}{C_a}+\frac{C_{gd}r_s (C_a+C_s)}{C_a} +
\]
\[
+ \frac{C_{gd}r_s (C_a+C_s)g_m R^*_d}{C_a}+\frac{r_s (C_a +
C_s)C_{gd}R^*_d}{C_a R_g}
\]
\[
B_3\:=\:\frac{r_s (C_a+C_s)C_{gs}C_{gd}R^*_d}{C_a}+C_{gd}R^*_dr_s C_s
\]


Il risultato ottenuto con la seguente scelta dei parametri:

\[
R_d=5000 \Omega\;,\;\;C_{gd}=2 pF\;,\;\;C_a=1 nF\;,\;\;r_s=100
\Omega\;,\;\;C_{gs}=5 pF\;,\;\;
\]
\[
R_g=100 M\Omega\;,\;\;g_m=3 \;10^{-3} \;S\;,\;\;C_s=2 pF\;
\]
\`e confrontato con quello del calcolo approssimato nelle
figure~\ref{fet_ampli_response_exact_high}
e~\ref{fet_ampli_response_exact_low}, rispettivamente per la zona
delle alte e delle basse frequenze.

Come si vede, il risultato esatto \`e praticamente identico a quello
approssimato a basse frequenze, mentre se ne discosta alquanto ad alte
frequenze.
 
\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_ampli_response_exact_high.eps,width=12.0 cm,
height=10 cm}}\end{center}
\caption{Confronto tra il risultato del calcolo esatto
(equazione~(\ref{fet_laplace_transform})) e di quello approssimato
(equazione~(\ref{fet_eq_33})), nella zona delle alte frequenze, per la
risposta in frequenza dell'amplificatore a FET. I valori dei
componenti adoperati sono quelli elencati nel testo.}
\protect\label{fet_ampli_response_exact_high}
\end{figure}


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/fet_ampli_response_exact_low.eps,width=12.0 cm,
height=10 cm}}\end{center}
\caption{Confronto tra il risultato del calcolo esatto
(equazione~(\ref{fet_laplace_transform})) e di quello approssimato
(equazione~(\ref{fet_eq_33})), nella zona delle basse frequenze, per
la risposta in frequenza dell'amplificatore a FET. I valori dei
componenti adoperati sono quelli elencati nel testo.}
\protect\label{fet_ampli_response_exact_low}
\end{figure}



\section{Risposta dell'amplificatore ad un gradino di tensione}\index{JFET! source comune! risposta ad un gradino di tensione}

Come sappiamo, la risposta in frequenza di un generico circuito \`e
legata alla risposta ad un gradino. Vediamo allora di calcolare tale
risposta, che ci sar\`a utile quando ci occuperemo dell'elettronica
per rivelatori di particelle nucleari.

La risposta al gradino \`e facilmente ottenibile una volta nota la
trasformata di Laplace della funzione di trasferimento. Questa \`e
stata ottenuta nella sezione precedente
(equazione~(\ref{fet_laplace_transform})).


La risposta al gradino unitario \`e ora data dall'antitrasformata di
$A_v(s)/s$, cio\`e di:

\begin{equation}
v_o(s)\:=\:\frac{A_0 + A_1 s}{B_0+B_1 s + B_2 s^2 + B_3 s^3}
\label{fet_laplace_transform_b}
\end{equation}

Tale antitrasformata pu\`o esser calcolata numericamente facendo uso
di programmi standard, quali Mathematica~\cite{Mathematica}. Con la
seguente scelta dei valori dei componenti:
\[
R_d=5\, k\Omega\;,\;\;C_{gd}=2 pF\;,\;\;C_a=1 nF\;,\;\;r_s=100
\Omega\;,\;\;C_{gs}=5 pF\;,\;\;
\]
\[
R_g=100 M\Omega\;,\;\;g_m=3 \;mS\;,\;\;C_s=2 pF\;
\]
si trova:
\[
A_0=-15.\;,\;\;A_1=1.0\,10^{-8}\;,
\]
\[
B_0=10.\;,\;\;B_1=1.037\;,\;\;B_2=1.396\,10^{-8}\;,\;\;B_3=7.01\,10^{-18}
\]
L'antitrasformata ottenuta \`e mostrata in
figura~\ref{inverse_laplace_step}, dove essa \`e confrontata con il
risultato approssimato ottenuto con il metodo discusso nelle sezioni
precedenti. La curva relativa al calcolo ``esatto'' \`e quella
inferiore.

Si nota che il segnale in uscita non \`e un perfetto gradino, ma ha un
tempo di salita finito.




\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/inverse_laplace_step.eps,width=10.0 cm,
height=7 cm}}\end{center}
\caption{Risposta dell'amplificatore a FET ad un gradino, per tempi
inferiori a 0.3~$\mu$s. La curva superiore \`e quella relativa al
calcolo approssimato, quella inferiore al calcolo senza
approssimazioni. La scala dei tempi \`e in secondi.}
\protect\label{inverse_laplace_step}
\end{figure}

L'andamento a tempi lunghi, mostrato in
figura~\ref{inverse_laplace_step_range} mostra che la parte piatta del
gradino acquista, dopo l'amplificatore, una pendenza finita. Questa
\`e legata sostanzialmente alla costante di tempo $R_g C_a$ e pu\`o
esser ridotta scegliendo un piccolo valore di $C_a$.


\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/inverse_laplace_step_range.eps,width=10.0 cm,
height=7 cm}}\end{center}
\caption{Risposta dell'amplificatore a FET ad un gradino, per tempi
fino a 10~ms. La curva superiore \`e quella relativa al calcolo
approssimato, quella inferiore al calcolo senza approssimazioni. La
scala dei tempi \`e in secondi.}
\protect\label{inverse_laplace_step_range}
\end{figure}

\section{I CMOS}

In questi ultimi anni hanno avuto una larghissima diffusione gli
integrati basati sulla tecnologia CMOS (Complementary MOS). Il loro
successo \`e dovuto alla ridottissima superficie occupata su di un
chip da strutture basate su tale tecnologia e dal basso
consumo.\index{CMOS}

Non entreremo nei dettagli costruttivi di tali circuiti, ma ci
limiteremo invece a discutere il loro funzionamento, iniziando dal
semplice utilizzo che se ne ha nella realizzazione di
\emph{invertitori} (porte NOT) nei circuiti logici.

Un CMOS consiste nella combinazione di un PMOS e di un NMOS i cui
gates, uniti insieme, costituiscono il terminale d'ingresso come
mostrato in figura~\ref{cmos_example_1}. M1 \`e un NMOS, M2 un
PMOS. Anche i terminali di drain sono uniti insieme e costituiscono
l'uscita. Inoltre il substrato di ciascuno dei due transistor \`e
unito al source corrispondente. Se un segnale positivo superiore alla
tensione di soglia $V_t$ del transistor NMOS \`e applicato al gate di
questo, esso andr\`a in conduzione. Con tale tensione di gate, M2
sar\`a invece interdetto. Avremo quindi per la tensione d'uscita
$V_{out}$=0.\index{CMOS! invertitore} Se applichiamo al gate una
tensione nulla, il transistor M1 sar\`a interdetto mentre M2
condurr\`a.  In tali condizioni avremo $V_{out}=V_{cc}$, dove $V_{cc}$
\`e la tensione di alimentazione. Nell'esempio di
figura~\ref{cmos_example_1} la tensione d'alimentazione \`e di 5~V,
uguale alla tensione applicata al gate dal livello alto del segnale. I
segnali in ingresso ed in uscita da tale circuito, ottenuti facendo
uso del programma di simulazione Microcap, sono mostrati in
figura~\ref{cmos_example_1_out}. Vediamo che l'uscita \`e in effetti
il complemento dell'ingresso.



\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_example_1.eps,width=8.0 cm,
height=8 cm}}\end{center}
\caption{Esempio di invertitore in tecnologia CMOS. La medesima
configurazione pu\`o esser adoperata per realizzare un amplificatore a
CMOS} \protect\label{cmos_example_1}
\end{figure}

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_example_1_out.eps,width=14.0 cm,
height=10 cm}}\end{center}
\caption{Segnali in ingresso (grafico superiore) ed in uscita (grafico
inferiore) per l'invertitore a CMOS di figura~\ref{cmos_example_1}.}
\protect\label{cmos_example_1_out}
\end{figure}

Un importante aspetto positivo di tale invertitore \`e costituito dal
fatto che in nessuno dei due stati logici i transistor M1 ed M2
assorbono corrente dal generatore. Infatti, nello stato in cui M1 \`e
in conduzione, M2 \`e interdetto, il che fa s\`i che il generatore non
eroghi corrente. Analogamente, nello stato in cui M2 conduce, \`e
interdetto M1, il che nuovamente impedisce il passaggio di corrente
nella serie M1-M2.

Una dissipazione pu\`o solo aversi nella fase di commutazione tra i
due stati logici. A ci\`o contribuiscono due processi separati. Il
primo \`e legato alle capacit\`a presenti a valle dell'invertitore,
come mostrato in figura~\ref{cmos_stray_capacitance}. Queste possono
esser le ca\-pa\-ci\-t\`a d'ingresso dei circuiti presenti a valle, come
possono esser le capacit\`a parassite associate ai collegamenti
elettrici. Se ora l'output passa dal livello 0 al livello 1, tali
capacit\`a debbono (nell'esempio in cui i livelli di tensione siano
0~V e 5~V) caricarsi a 5~V in un piccolo intervallo di tempo dt. La
corrente \`e quindi $C dV/dt$ ed \`e tanto maggiore quanto pi\`u
rapida la commutazione. Il secondo processo che contribuisce alla
dissipazione di energia \`e legato al fatto che nel passaggio dalla
fase di conduzione di M1 (ed interdizione di M2) a quello
complementare, i due transistor attraversano la zona ohmica, in cui
entrambi conducono. Nuovamente, in tale fase abbiamo quindi una
dissipazione di energia.\index{CMOS! dissipazione di energia}

Un indubbio vantaggio che i CMOS presentano quando siano adoperati
come elementi di circuiti logici, \`e costituito dal fatto che essi
operano tra livelli di tensione uguali rispettivamente a quelli della
massa e dell'alimentazione.  I livelli di tensione corrispondenti ai
due livelli logici sono quindi molto ben definiti e separati tra loro.



\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_stray_capacitance.eps,width=7.0 cm,
height=4 cm}}\end{center}
\caption{Capacit\`a presenti all'uscita di un invertitore a CMOS}
\protect\label{cmos_stray_capacitance}
\end{figure}

\subsection{I CMOS come amplificatori}

I CMOS possono esser adoperati, oltre che come componenti di circuiti
logici, come amplificatori\index{CMOS! amplificatori}. La linearit\`a
che si ottiene non \`e tuttavia confrontabile con quella fornita da
amplificatori basati su transistor bipolari o su FET.

Ricordiamo che un FET pu\`o esser adoperato oltre che nelle zone di
saturazione ed interdizione, anche in quella ohmica.  Nei CMOS che
abbiamo esaminato nelle sezioni precedenti, i MOSFET lavoravano
commutando tra la zona d'interdizione e quella di saturazione. La
caratteristica di trasferimento del CMOS, ottenibile facendo uso
dell'equazione~(\ref{nmos_caratteristica_trasferimento}) per un NMOS e
dell'analoga per un PMOS, cio\`e la relazione tra $V_{in}$ e $V_{out}$
(vedi figura~\ref{cmos_example_1}) \`e qualitativamente del tipo di
quella riportata in figura~\ref{cmos_transfer_function}.

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_transfer_function.eps,width=10.0 cm,
height=8 cm}}\end{center}
\caption{Caratteristica di trasferimento di un CMOS\index{CMOS!
caratteristica di trasferimento}. Le zone indicate con le lettere $a
\cdots e$ corrispondono rispettivamente a: (a) $M2$ in saturazione ed
$M1$ interdetto; (b) $M2$ in saturazione ed $M1$ in zona ohmica; (c)
entrambi i transistor in zona ohmica; (d) $M2$ in zona ohmica ed $M1$
in saturazione; (e) $M2$ interdetto ed $M1$ in saturazione}
\protect\label{cmos_transfer_function}
\end{figure}


Esiste, come \`e evidente dalle caratteristiche mostrate, una zona
intermedia tra quelle estreme, in cui entrambi i transistor
conducono. Pi\`u in particolare, la zona centrale della caratteristica
(zona (c) in figura~\ref{cmos_transfer_function}) in cui entrambi i
transistor lavorano in zona ohmica. \`E in tale zona che il CMOS pu\`o
esser adoperato come amplificatore. \`E evidente dalla figura che ad
una piccola variazione di $V_{in}$ corrisponde una variazione molto
maggiore di $V_{out}$.

La linearit\`a di tale amplificatore non \`e tuttavia molto
buona. Esso trova applicazione in sistemi che non richiedano una
grande fedelt\`a o che comunque non possano rinunciare ai vantaggi di
basso consumo offerti dal CMOS.

Per far s\`i che l'amplificatore a CMOS lavori nella zona desiderata
\`e necessario polarizzare\index{CMOS! polarizzazione} i due MOSFET in
modo tale che, in assenza di segnale applicato sia $V_G=V_D$. Ci\`o
pu\`o esser ottenuto introducendo una resistenza di feedback tra i due
terminali di Gate e di Drain, come mostrato in
figura~\ref{cmos_ampli}, dove \`e stata introdotta la resistenza $R_2$
da 10~M$\Omega$. La figura~\ref{cmos_ampli_out} mostra il modulo (in
dB) del guadagno fornito da tale amplificatore\index{Amplificatore! a
CMOS! risposta in frequenza} per frequenze comprese tra 100~Hz ed
1~MHz. Il risultato \`e stato ottenuto facendo uso della versione demo
del programma di simulazione Microcap.
 
 
\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_ampli.eps,width=8.0 cm,
height=8 cm}}\end{center}
\caption{Amplificatore a CMOS. La resistenza di feedback $R_2$ \`e
stata introdotta per stabilire il punto di lavoro con $V_G$=$V_D$.}
\protect\label{cmos_ampli}
\end{figure} 

\begin{figure}[h!]
  \begin{center}\mbox{\epsfig{file=fet/cmos_ampli_out.eps,width=12.0 cm,
height=9 cm}}\end{center}
\caption{Guadagno in funzione della frequenza dell'amplificatore di
figura~\ref{cmos_ampli}.}  \protect\label{cmos_ampli_out}
\end{figure} 


\section{Appendice: funzione di trasferimento dell'amplificatore a FET}

Calcoliamo ora, facendo uso del circuito equivalente mostrato in
figura~\ref{fet_circuito_equivalente_completo_a}, la funzione di
trasferimento dell'amplificatore a FET.

La corrente attraverso la capacit\`a $C_s$ \`e pari a $i_1-i_2$, per
cui:
\begin{equation}
v_i= \left( i_1-i_2 \right) \frac{1}{s C_s} \label{transfer_one}
\end{equation} 

dove:

\begin{equation}
v_i=v_s-i_1 r_s \label{transfer_two}
\end{equation}

Dalla~(\ref{transfer_one}) otteniamo:

\[
i_1=i_2+s C_s v_i
\]
che, sostituita nella~(\ref{transfer_two}) fornisce:
\[
v_i=v_s-r_s i_2 - s r_s C_s v_i
\]
cio\`e:

\begin{equation}
i_2=-\frac{v_i}{r_s}\left(s r_s C_s + 1 \right) \label{transfer_three}
\end{equation}

La corrente in $Z_g$ \`e uguale a $i_2-i_3$, per cui:

\begin{equation}
v_{gs}=\left(i_2-i_3\right) Z_g \label{transfer_four}
\end{equation}

dove \`e:

\begin{equation}
v_{gs}=v_i -\frac{i_2}{s C_a} \label{transfer_five}
\end{equation}

Dalla~(\ref{transfer_four}) otteniamo:

\[
i_2=i_3+\frac{v_{gs}}{Z_g}
\]

che, sostituita nella~(\ref{transfer_five}) fornisce:

\[
v_{gs}=v_i-\frac{i_3}{s C_a}-\frac{v_{gs}}{s C_a Z_g}
\]

cio\`e:

\begin{equation}
v_{gs}\left(1+\frac{1}{s C_a Z_g}\right)=v_i - \frac{i_3}{s C_a}
\label{transfer_six}
\end{equation}

Dal nodo D abbiamo:
\begin{equation}
v_o=v_{gs}-\frac{i_3}{s C_{gd}} \label{transfer_seven}
\end{equation}
nonch\`e:
\begin{equation}
v_o-R^*_d i_3 - g_m R^*_d v_{gs} \label{transfer_eight}
\end{equation}
Calcoliamo ora $i_3$ facendo uso della~(\ref{transfer_six}) e
sostituiamo nella~(\ref{transfer_seven}):
\[
\frac{i_3}{s C_a}=v_i - v_{gs}\left(1+\frac{1}{s C_a Z_g}\right)
\]
cio\`e:
\begin{equation}
i_3=s C_a v_i - v_{gs}\left(s C_a + \frac{1}{Z_g}\right)
\label{transfer_nine}
\end{equation}
sostituendo poi nella~(\ref{transfer_seven}):
\begin{equation}
v_o=v_{gs}\left(1 + \frac{C_a}{C_{gd}}+\frac{1}{s C_{gd}Z_g}\right)
\label{transfer_ten}
\end{equation}
Sostituendo invece $i_3$ nella~(\ref{transfer_eight}):
\[
v_o=-g_m R^*_d v_{gs}+R^*_d s C_a v_i -R^*_d v_{gs}(s C_a +1/Z_g)
\]
da cui:

\[
v_o=-v_{gs}\left(R^*_d g_m+R^*_d s C_a +
\frac{R^*_d}{Z_g}\right)+R^*_d s C_a v_i
\]
e quindi:
\begin{equation}
v_i=\frac{v_o + v_{gs}R^*_d(g_m + s C_a + 1/Z_g)}{R^*_d s C_a}
\label{transfer_eleven}
\end{equation}
Sostituendo questa nella~(\ref{transfer_ten}), si ottiene poi:
\[
v_o=v_{gs}\left(\frac{s C_{gd}Z_g + s C_a Z_g +1}{s
C_{gd}Z_g}\right)-\frac{C_a \left[v_o + v_{gs}\left(g_m + s C_a +
1/Z_g\right)\right]}{C_{gd}R^*_d s C_a}\:=
\]
\[
=\:v_{gs}\left[\frac{s C_{gd}Z_g + s C_a Z_g +1}{s
C_{gd}Z_g}-\frac{g_m+s C_a +1/Z_g}{s C_{gd}}\right]-\frac{v_o}{s R^*_d
C_{gd}}
\]
da cui con facili passaggi si ottiene:
\begin{equation}
v_o=v_{gs}\frac{R^*_d(s C_{gd}-g_m)}{1+s R^*_d C_{gd}}
\label{transfer_twelve}
\end{equation}

Dobbiamo ancora esprimere $v_{gs}$ in funzione di $v_s$. Esprimiamo
$v_{gs}$ in funzione di $v_i$ e poi $v_i$ in funzione di $v_s$.

Riscriviamo a tale scopo le~(\ref{transfer_three})
e~(\ref{transfer_five}):
\[
v_{gs}=v_i-\frac{i_2}{s C_a}
\]
con:
\[
i_2=\frac{v_s}{r_s}-\frac{v_i}{r_s}\left(1+s r_s C_s\right)
\]
\[
v_{gs}=v_i-\frac{v_s}{s C_a r_s}+\frac{v_i}{s C_a r_s}\left(1 +s r_s
C_s\right)
\]
e poi:
\begin{equation}
v_{gs}=v_i\frac{s r_s C_a + s r_s C_s +1}{s r_s C_a}-\frac{v_s}{s r_s
C_a} \label{transfer_thirteen}
\end{equation}
Uguagliando la~(\ref{transfer_seven}) e~(\ref{transfer_eight}) si
ottiene:
\begin{equation}
i_3=\frac{s C_{gd} v_{gs}\left(1+ g_m R^*_d\right)}{1+s C_{gd}R^*_d}
\label{transfer_fourteen}
\end{equation}
Uguagliando la $i_3$ data dalla~(\ref{transfer_fourteen}) con
la~(\ref{transfer_nine}) si ottiene poi:
\[
\frac{s C_{gd} v_{gs}\left(1+ g_m R^*_d\right)}{1+s C_{gd}R^*_d}\:=\:s
C_a v_i - v_{gs}\left(s C_a + \frac{1}{Z_g}\right)
\]
da cui:
\[
v_{gs}\left(s C_a + \frac{1}{Z_g}+\frac{s C_{gd}\left(1+ g_m
R^*_d\right)}{1+s C_{gd}R^*_d}\right)\:=\:s C_a v_i
\]
e poi:
\begin{equation}
v_i=\frac{v_{gs}}{s C_a Z_g (1+s C_{gd}R^*_d)}\left[s C_a Z_g
\left(1+sC_{gd}R^*_d\right)+\left(1+s C_{gd}R^*_d\right)+s C_{gd}Z_g
\left(1+g_mR^*_d\right)\right] \label{transfer_fifteen}
\end{equation}

Dalla~(\ref{transfer_thirteen}) otteniamo:
\begin{equation}
v_i\:=\:\left(v_{gs}+\frac{v_s}{s r_s C_a}\right)\frac{s r_s C_a}{1+s
r_s(C_a+C_s)} \label{transfer_sixteen}
\end{equation}
Uguagliando la~(\ref{transfer_fifteen}) alla~(\ref{transfer_sixteen})
si ha poi:
\[
\left(v_{gs}+\frac{v_s}{s r_s C_a}\right)\frac{s r_s C_a}{1+s
r_s(C_a+C_s)}\:=
\]
\[
=\:\frac{v_{gs}}{s C_a Z_g(1 + s C_{gd}R^*_d)}\{s Z_g C_a\left(1+s
C_{gd}R^*_d\right)+\left(1+s C_{gd} R^*_d\right) + s Z_g
C_{gd}\left(1+g_mR^*_d\right)\}
\]
da cui:
\[
v_{gs}\{\frac{s r_s C_a}{1+s r_s(C_a+C_s)}-1-\frac{1}{s C_a
Z_g}-\frac{C_{gd}\left(1+g_m R^*_d\right)}{C_a\left(1+s
C_{gd}R^*_d\right)}\}\:=
\]
\[
=\:-\frac{v_s}{1+s r_s(C_a+C_s)}
\]
Da questa si ottiene:
\[
v_{gs}=-v_s\frac{s C_a Z_g \left(1 + s
C_{gd}R^*_d\right)}{\left(1+sC_{gd}R^*_d\right)\left[s^2 C_a^2 Z_g r_s
- s C_a Z_g\left(s r_s(C_a+C_s)+1\right)-\left(s
r_s(C_a+C_s)+1\right)\right]}-
\]
\[
-s C_{gd}Z_g \left(s r_s(C_a+C_s)+1\right)\left(1+g_m R^*_d\right)
\]
Sostituendo questa nella~(\ref{transfer_twelve}) si ottiene infine:
\[
v_o=v_s\frac{R^*_d\left(s C_{gd}-g_m\right)}{\left[1+s
C_{gd}R^*_d\right]\left[\frac{1}{s C_a Z_g}+(1+s r_s C_s)+\frac{r_s
(C_a+C_s)}{C_a Z_g}\right]+
\frac{C_{gd}\left[sr_s\left(C_a+C_s\right)+1\right]\left[1+g_mR^*_d\right]}{C_a}}
\]
Che \`e la relazione cercata.

Questa pu\`o esser messa nella forma del rapporto di due polinomi
nella variabile complessa $s$. Baster\`a sostituire a $Z_g$ la sua
espressione:
\[
Z_g=\frac{R_g}{1+s R_g C_{gs}}
\]
Si ottiene in tal modo, dopo alcuni passaggi, che la funzione di
trasferimento \`e data da:
\[
G(s)=\frac{s^2 R^*_d C_{gd}-s R^*_d g_m}{B_0+B_1 s + B_2 s^2 +B_3 s^3}
\]
dove:
\[
B_0=\frac{1}{C_a R_g}
\]
\[
B_1=\left[1+\frac{r_s(C_a+C_s)}{C_a
R_g}+\frac{C_{gs}}{C_a}+\frac{C_{gd}R^*_d}{C_a
R_g}+\frac{C_{gd}}{C_a}+\frac{C_{gd}}{C_a}g_m R^*_d\right]
\]


\begin{eqnarray*}
	B_2= r_s C_s+r_s C_{gs}\frac{C_a+C_s}{C_a}+C_{gd}R^*_d
 +\frac{C_{gd}R^*_d C_{gs}}{C_a}+\frac{C_{gd}r_s (C_a+C_s)}{C_a}+ \\ +
 \frac{C_{gd}r_s(C_a+C_s)g_m R^*_d}{C_a}+r_s
 C_{gd}R^*_d\frac{(C_a+C_s)}{C_a R_g}
\end{eqnarray*}

\[
B_3=\left[r_s C_{gs}C_{gd}R^*_d \frac{C_a+C_s}{C_a}+C_{gd}R^*_d r_s
C_s\right]
\]

